特許ウォッチ

公開番号2025086556
公報種別公開特許公報(A)
公開日2025-06-09
出願番号2023200615
出願日2023-11-28
発明の名称半導体装置とその製造方法
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H10D 30/66 20250101AFI20250602BHJP()
要約【課題】スーパージャンクション構造を備えた半導体装置において、スーパージャンクション構造のチャージバランスの崩れを抑えることができる技術を提供する。
【解決手段】半導体装置1は、第1導電型カラム13aと第2導電型カラム13bが少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第1スーパージャンクション層13と、第1スーパージャンクション層上に積層されているエピタキシャル層100と、を備えている。エピタキシャル層は、エピタキシャル層の下面に露出する位置に配置されており、第1導電型領域14aと第2導電型領域17が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第2スーパージャンクション層102を有している。第2スーパージャンクション層の第1導電型領域と第2導電型領域は、拡散領域である。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型カラム（１３ａ）と第２導電型カラム（１３ｂ）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第１スーパージャンクション層（１３）と、
前記第１スーパージャンクション層上に積層されているエピタキシャル層（１００）と、を備えており、
前記エピタキシャル層は、
前記エピタキシャル層の下面に露出する位置に配置されており、第１導電型領域（１４ａ）と第２導電型領域（１７）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第２スーパージャンクション層（１０２）、を有しており、
前記第２スーパージャンクション層の前記第１導電型領域と前記第２導電型領域は、拡散領域である、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記エピタキシャル層の上面から下面に向けて伸びているトレンチゲート（３０）、をさらに備えており、
前記エピタキシャル層は、
前記エピタキシャル層の上層部に設けられており、前記トレンチゲートが貫通する第２導電型のボディ領域（１５）と、
前記ボディ領域の下面から下方に向けて突出しており、前記トレンチゲートの底面よりも深い位置まで延びている第２導電型の電界緩和領域（１８）と、をさらに有しており、
前記電界緩和領域の第２導電型不純物の濃度と前記第２スーパージャンクション層の前記第２導電型領域の第２導電型不純物の濃度が異なる、請求項１に記載の半導体装置。
【請求項３】
前記第２スーパージャンクション層の前記第２導電型領域の第２導電型不純物の濃度は、前記電界緩和領域の第２導電型不純物の濃度よりも低い、請求項２に記載の半導体装置。
【請求項４】
前記エピタキシャル層を平面視したときに、前記第２スーパージャンクション層の前記第２導電型領域は、前記電界緩和領域の形成範囲と重複するように配置されている、請求項２に記載の半導体装置。
【請求項５】
前記エピタキシャル層を平面視したときに、前記第２スーパージャンクション層の前記第２導電型領域は、前記電界緩和領域の形成範囲を含むとともに前記電界緩和領域よりも幅広に形成されている、請求項４に記載の半導体装置。
【請求項６】
前記エピタキシャル層を平面視したときに、前記電界緩和領域と前記第２スーパージャンクション層の前記第２導電型領域は、前記トレンチゲートの長手方向と平行に延びている、請求項２に記載の半導体装置。
【請求項７】
前記第１スーパージャンクション層の前記第１導電型カラムと前記第２導電型カラムが繰り返し配置されている繰り返し方向と、前記第２スーパージャンクション層の前記第１導電型領域と前記第２導電型領域が繰り返し配置されている繰り返し方向と、が交差する関係にある、請求項１に記載の半導体装置。
【請求項８】
前記エピタキシャル層は、
前記トレンチゲートの底面から下方に向けて突出する第２導電型のトレンチ電界緩和領域（１９）、をさらに有している、請求項２に記載の半導体装置。
【請求項９】
第１導電型カラム（１３ａ）と第２導電型カラム（１３ｂ）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第１スーパージャンクション層（１３）上にエピタキシャル層（１００）を形成する工程と、
前記エピタキシャル層に第１導電型不純物と第２導電型不純物をイオン注入し、第１導電型領域（１４ａ）と第２導電型領域（１７）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第２スーパージャンクション層（１０２）を形成する工程と、を備えており、
前記第２スーパージャンクション層は、前記エピタキシャル層の下面に露出する位置に配置されている、半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置とその製造方法に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
低オン抵抗と高耐圧が両立する構造として、ｎ型カラムとｐ型カラムが少なくとも一方向に沿って交互に繰り返し配置されたスーパージャンクション構造が提案されている。特許文献１は、このようなスーパージャンクション構造を備えた半導体装置の一例を開示する。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１５０１８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スーパージャンクション構造を備えた半導体装置を製造する場合、スーパージャンクション構造上にエピタキシャル層を成長させ、そのエピタキシャル層内に各種の拡散領域を形成することがある。製造ばらつきに起因してエピタキシャル層の厚みが設計値よりも薄く形成されると、エピタキシャル層内に形成した拡散領域の一部がスーパージャンクション構造に重なるように形成されてしまう。この場合、スーパージャンクション構造のチャージバランスが崩れ、半導体装置の耐圧低下が懸念される。本明細書は、スーパージャンクション構造を備えた半導体装置において、スーパージャンクション構造のチャージバランスの崩れを抑えることができる技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、第１導電型カラム（１３ａ）と第２導電型カラム（１３ｂ）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第１スーパージャンクション層（１３）と、第１スーパージャンクション層上に積層されているエピタキシャル層（１００）と、を備えていてもよい。前記エピタキシャル層は、前記エピタキシャル層の下面に露出する位置に配置されており、第１導電型領域（１４ａ）と第２導電型領域（１７）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第２スーパージャンクション層（１０２）、を有していてもよい。第２スーパージャンクション層の第１導電型領域と第２導電型領域は、拡散領域であってもよい。この半導体装置を製造するときに製造ばらつきに起因してエピタキシャル層の厚みが設計値よりも薄く形成された場合、第２スーパージャンクション層が第１スーパージャンクション層に重なるように形成される。第２スーパージャンクション層はチャージバランスしているので、第２スーパージャンクション層が第１スーパージャンクション層に重なるように形成されたとしても、チャージバランスの崩れが抑えられる。上記半導体装置は、スーパージャンクション構造のチャージバランスの崩れを抑えることが可能な構造を備えている。
【０００６】
本明細書が開示する半導体装置の製造方法は、第１導電型カラム（１３ａ）と第２導電型カラム（１３ｂ）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第１スーパージャンクション層（１３）上にエピタキシャル層（１００）を形成する工程と、エピタキシャル層に第１導電型不純物と第２導電型不純物をイオン注入し、第１導電型領域（１４ａ）と第２導電型領域（１７）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む第２スーパージャンクション層（１０２）を形成する工程と、を備えていてもよい。第２スーパージャンクション層は、エピタキシャル層の下面に露出する位置に配置されていてもよい。この半導体装置の製造方法では、製造ばらつきに起因してエピタキシャル層の厚みが設計値よりも薄く形成された場合、第２スーパージャンクション層が第１スーパージャンクション層に重なるように形成される。第２スーパージャンクション層はチャージバランスしているので、第２スーパージャンクション層が第１スーパージャンクション層に重なるように形成されたとしても、チャージバランスの崩れが抑えられる。上記半導体装置の製造方法は、スーパージャンクション構造のチャージバランスの崩れを抑えながら半導体装置を製造することができる。
【図面の簡単な説明】
【０００７】
本明細書が開示する第１実施形態の半導体装置の斜視図を模式的に示す。
図１に示す半導体装置を製造する製造方法のうち一部の工程のフローを示す。
図１に示す半導体装置を製造する製造方法のうち一部の工程のフローを示す。
図１に示す半導体装置を製造する製造方法のうち一部の工程のフローを示す。
図１に示す半導体装置を製造する製造方法のうち一部の工程のフローを示す。
図１に示す半導体装置を製造する製造方法のうち一部の工程のフローを示す。
図１に示す半導体装置を製造する製造方法のうち一部の工程のフローを示す。
図１に示す半導体装置を製造する製造方法のうち一部の工程のフローを示す。
本明細書が開示する第２実施形態の半導体装置の斜視図を模式的に示す。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本明細書が開示する半導体装置について説明する。なお、図示明瞭化を目的として、繰り返し配置されている構成要素についてはその１つのみに符号を付すことがある。
【０００９】
（第１実施形態）
図１に示すように、半導体装置１は、ＭＯＳＦＥＴと称される種類のパワー半導体装置であり、半導体基板１０と、半導体基板１０の下面を被覆するドレイン電極２２と、半導体基板１０の上面を被覆するソース電極２４と、半導体基板１０の上層部に設けられている複数のトレンチゲート３０と、を備えている。
【００１０】
半導体基板１０の材料は、特に限定されるものではないが、例えば炭化珪素であってもよい。半導体基板１０の材料は、炭化珪素に代えて、シリコン、窒化物半導体又は酸化ガリウムであってもよい。半導体基板１０は、ｎ
+
型のドレイン領域１１と、ｎ
-
型の下側ドリフト領域１２と、第１スーパージャンクション層１３と、エピタキシャル層１００と、を備えている。
（【００１１】以降は省略されています）

関連特許