特許ウォッチ

公開番号2025085957
公報種別公開特許公報(A)
公開日2025-06-06
出願番号2023199681
出願日2023-11-27
発明の名称半導体装置
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H10D 30/66 20250101AFI20250530BHJP()
要約【課題】高い信頼性を有する半導体装置を提供する。
【解決手段】半導体装置1は、アクティブ領域と非アクティブ領域に区画されている半導体基板10を備えている。複数のトレンチTRの内部に設けられているゲート電極32は、非アクティブ領域においてゲート配線26に電気的に接続されている。非アクティブ領域では、ゲート絶縁膜34が半導体基板10の上面を被覆して半導体基板10の上面とゲート配線26を分離している。隣り合うトレンチの間隔距離は、アクティブ領域よりも非アクティブ領域で長い。
【選択図】図1
特許請求の範囲【請求項１】
半導体装置（１）であって、
アクティブ領域と非アクティブ領域に区画されている半導体基板（１０）と、
前記半導体基板の下面を被覆する下面電極（２２）と、
前記半導体基板の上面のうちアクティブ領域の少なくとも一部を被覆する上面電極（２４）と、
前記半導体基板の上面のうち非アクティブ領域の少なくとも一部を被覆するゲート配線（２６）と、
前記半導体基板の上層部に設けられている複数のトレンチ（ＴＲ）であって、第１トレンチと、前記第１トレンチから間隔を置いて配置されている第２トレンチと、を含む、複数のトレンチと、
前記第１トレンチ及び前記第２トレンチの各々の内面を被覆しているゲート絶縁膜（３４）と、
前記第１トレンチ及び前記第２トレンチの各々の内部に設けられており、前記ゲート絶縁膜によって前記半導体基板から分離されているゲート電極（３２）であって、前記アクティブ領域では層間絶縁膜（４２）によって前記上面電極から分離されており、前記非アクティブ領域では前記ゲート配線に電気的に接続されている、ゲート電極と、を備えており、
前記半導体基板が、
ｎ型の第１半導体領域（１４）と、
前記第１半導体領域上に設けられており、前記第１トレンチと前記第２トレンチの間に配置されているｐ型の第２半導体領域（１６）と、
前記第２半導体領域上に設けられており、前記第１トレンチと前記第２トレンチの間に配置されているｎ型の第３半導体領域（１８）と、を有しており、
前記アクティブ領域では、前記第３半導体領域が前記上面電極に接しており、
前記非アクティブ領域では、前記ゲート絶縁膜が前記半導体基板の上面を被覆して前記半導体基板の上面と前記ゲート配線を分離しており、
前記第１トレンチと前記第２トレンチの間隔距離は、前記アクティブ領域よりも前記非アクティブ領域で長い、半導体装置。
続きを表示（約 310 文字）【請求項２】
前記アクティブ領域における前記第１トレンチと前記第２トレンチの間隔距離が、前記第２半導体領域がバルクチャネル効果を発揮する大きさである、請求項１に記載の半導体装置。
【請求項３】
前記第１トレンチ及び前記第２トレンチの肩部（４４）の曲率半径は、前記アクティブ領域よりも非アクティブ領域で大きい、請求項１に記載の半導体装置。
【請求項４】
前記半導体基板の材料が炭化珪素である、請求項１に記載の半導体装置。
【請求項５】
前記アクティブ領域における前記第１トレンチと前記第２トレンチの間隔距離が１５０ｎｍ以下である、請求項４に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書が開示する技術は、トレンチゲートを備えた半導体装置に関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
トレンチゲートを備えた半導体装置の電気的特性を改善するために、隣り合うトレンチゲートの間隔を狭くするための技術開発が進められている。例えば、隣り合うトレンチゲートの間隔を狭くすることにより、隣り合うトレンチゲートの間のボディ領域にバルクチャネル効果を発揮させることができる。バルクチャネル効果が発揮されたボディ領域では、ゲート絶縁膜から離れた位置でも電子が流れることができる。このため、ゲート絶縁膜とボディ領域の間の界面に起因する散乱の影響を受け難くなり、電子の移動度が向上する。このような半導体装置の一例が、特許文献１、非特許文献１及び２に開示されている。なお、ここではバルクチャネル効果を例にして隣り合うトレンチゲートの間隔を狭くしたい理由について説明したが、隣り合うトレンチゲートの間隔を狭くしたい理由はこの例に限られるものではない。一般的に、隣り合うトレンチゲートの間隔を狭くすることにより、電流経路となる面積が増加するので半導体装置のオン抵抗が低下する。本明細書は、様々な理由で隣り合うトレンチゲートの間隔を狭くしたい場合に有用な技術を提案するものである。
【先行技術文献】
【特許文献】
【０００３】
英国公開特許第２５７２４４２号
【非特許文献】
【０００４】
J. -P. Colinge, "FinFETs and Other Multi-Gate Transistors", Springer, 2007.
Yuan Taur, "An Analytical Solution to a Double-Gate MOSFET with Undoped Body," IEEE Electron Device Letters, vol. 21, no. 5, pp. 245-247, May 2000.
T. Kato et al., "Enhanced Performance of 50 nm Ultra-Narrow-Body Silicon Carbide MOSFETs based on FinFET effect," ISPSD, 2020, pp. 62-65.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数のトレンチゲートの各々のゲート電極にゲート電圧を入力するためのゲート配線は、複数のトレンチゲートを横断するように半導体基板上に配設される。このため、ゲート配線は、隣り合うトレンチゲートの間にある半導体基板上にも存在している。隣り合うトレンチゲートの間にある半導体基板の上面とゲート配線を電気的に絶縁するために、ゲート配線の下方の半導体基板の上面にゲート絶縁膜が設けられている。本発明者の検討によると、隣り合うトレンチゲートの間隔が狭く形成された場合、ゲート配線の下方にあるゲート絶縁膜で電界が集中することが分かってきた。このような電界集中は、ゲートリーク電流の増大、ゲート絶縁膜の絶縁破壊、及び、ゲート絶縁膜の寿命低下の原因となり得る。本明細書は、ゲート配線の下方にあるゲート絶縁膜における電界集中を緩和し、高い信頼性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、アクティブ領域と非アクティブ領域に区画されている半導体基板（１０）と、半導体基板の下面を被覆する下面電極（２２）と、半導体基板の上面のうちアクティブ領域の少なくとも一部を被覆する上面電極（２４）と、半導体基板の上面のうち非アクティブ領域の少なくとも一部を被覆するゲート配線（２６）と、半導体基板の上層部に設けられている複数のトレンチ（ＴＲ）であって、第１トレンチと、第１トレンチから間隔を置いて配置されている第２トレンチと、を含む、複数のトレンチと、第１トレンチ及び第２トレンチの各々の内面を被覆しているゲート絶縁膜（３４）と、第１トレンチ及び第２トレンチの各々の内部に設けられており、ゲート絶縁膜によって半導体基板から分離されているゲート電極（３２）であって、アクティブ領域では層間絶縁膜（４２）によって上面電極から分離されており、非アクティブ領域ではゲート配線に電気的に接続されている、ゲート電極と、を備えていてもよい。半導体基板が、ｎ型の第１半導体領域（１４）と、第１半導体領域上に設けられており、第１トレンチと第２トレンチの間に配置されているｐ型の第２半導体領域（１６）と、第２半導体領域上に設けられており、第１トレンチと第２トレンチの間に配置されているｎ型の第３半導体領域（１８）と、を有していてもよい。アクティブ領域では、第３半導体領域が上面電極に接していてもよい。非アクティブ領域では、ゲート絶縁膜が半導体基板の上面を被覆して半導体基板の上面とゲート配線を分離していてもよい。第１トレンチと第２トレンチの間隔距離は、アクティブ領域よりも非アクティブ領域で長くてもよい。
【０００７】
上記半導体装置では、アクティブ領域において第１トレンチと第２トレンチの間隔距離が短く形成されている。このため、半導体装置の電気的特性が向上する。一方、上記半導体装置では、非アクティブ領域において第１トレンチと第２トレンチの間隔距離が長く形成されている。このため、非アクティブ領域に配設されるゲート配線の下方では、第１トレンチと第２トレンチの間隔距離が長い。これにより、ゲート配線の下方の半導体基板の上面に形成されたゲート絶縁膜における電界集中が緩和される。このように、上記半導体装置では、アクティブ領域において電気的特性を改善しながら、非アクティブ領域のゲート配線の下方における電界集中を緩和することができる。
【図面の簡単な説明】
【０００８】
本実施形態の半導体装置の要部平面図であり、半導体基板上に設けられている層間絶縁膜、ソース電極、ゲート配線を取り除いた状態の要部平面図を模式的に示す図である。
本実施形態の半導体装置の要部断面図であり、図１のII-II線に対応した要部断面図を模式的に示す図である。
本実施形態の半導体装置の要部断面図であり、図１のIII-III線に対応した要部断面図を模式的に示す図である。
本実施形態の変形例の半導体装置の要部平面図であり、半導体基板上に設けられている層間絶縁膜、ソース電極、ゲート配線を取り除いた状態の要部平面図を模式的に示す図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本明細書が開示する半導体装置について説明する。なお、図示明瞭化を目的として、繰り返し配置されている構成要素についてはその１つのみに符号を付すことがある。
【００１０】
図１～図３に示すように、半導体装置１は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。半導体装置１は、アクティブ領域と非アクティブ領域に区画された半導体基板１０を備えている。半導体基板１０の材料は、特に限定されるものではないが、例えば炭化珪素（ＳｉＣ）であってもよい。この例に代えて、半導体基板１０の材料は、例えばシリコン、窒化物半導体又は酸化ガリウムであってもよい。「アクティブ領域」とは、半導体基板１０のうち電流が主として流れる領域である。「非アクティブ領域」とは、半導体基板１０のうち電流が実質的に流れない領域であり、「アクティブ領域」の周囲に位置する領域である。
（【００１１】以降は省略されています）

関連特許