特許ウォッチ

公開番号2025085827
公報種別公開特許公報(A)
公開日2025-06-05
出願番号2025048467,2022519955
出願日2025-03-24,2021-04-30
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 8/60 20250101AFI20250529BHJP()
要約【課題】オン抵抗が低減された半導体装置を提供する。
【解決手段】半導体装置100は、第1厚さを有する半導体基板101cを含み、主面101aを有する半導体層101と、主面101aの上に配置され、第1厚さ未満の第2厚さを有する主面電極102と、主面電極102の上に配置され、第1厚さを超える第3厚さを有するパッド電極105と、主面電極102の内方部を露出させるように主面電極102の周縁部を被覆する樹脂106と、を含む。パッド電極105は、主面電極102の内方部の上に配置されている。
【選択図】図2
特許請求の範囲【請求項１】
第１主面、及び、前記第１主面と背向する第２主面を有する半導体層と、
前記第１主面に形成された第１電極層と、
前記第２主面に形成された第２電極層と、
前記第１電極層の端部を覆う絶縁膜と、
前記第１電極層の前記端部以外の少なくとも一部を覆うめっき層と、
前記絶縁膜を覆うモールド層とを備え、
前記半導体層は、前記第２主面を構成する半導体基板を含み、
前記半導体基板の厚みは、前記めっき層の厚みよりも薄い半導体装置。
続きを表示（約 900 文字）【請求項２】
前記半導体基板の厚みは、５μｍ以上４０μｍ以下である請求項１に記載の半導体装置。
【請求項３】
平面視において、前記モールド層は、前記半導体層の外周部に沿う環状である請求項１または２に記載の半導体装置。
【請求項４】
前記めっき層の表面と、前記モールド層の表面とは面一である請求項１～３のいずれか１項に記載の半導体装置。
【請求項５】
前記めっき層と前記モールド層は、直接接触する請求項１～４のいずれか１項に記載の半導体装置。
【請求項６】
前記半導体層は、ＳｉＣによって形成される請求項１～５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体装置は、トランジスタとして機能し、
前記半導体層は、前記半導体基板と前記半導体基板上のエピタキシャル層とを含み、
前記第２電極層は、前記トランジスタのドレイン電極であり、
前記第１電極層には、前記トランジスタのソース電極、及び、前記ソース電極と絶縁された前記トランジスタのゲート電極が含まれる請求項１～６のいずれか１項に記載の半導体装置。
【請求項８】
前記半導体装置は、前記第１電極層をアノード、前記第２電極層をカソードとするショットキーバリアダイオードとして機能する請求項１～７のいずれか１項に記載の半導体装置。
【請求項９】
第１主面、及び、前記第１主面と背向する第２主面を有する半導体層であって、前記第２主面を構成する半導体基板を含む半導体層の第１主面に第１電極層を形成し、
前記第１電極層の端部を覆う絶縁膜を形成し、
前記第１電極層の前記端部以外の少なくとも一部を覆うめっき層を形成し、
前記絶縁膜を覆うモールド層を形成し、
前記半導体基板を、前記半導体基板の厚みが前記めっき層の厚みよりも薄くなるまで前記第２主面側から研削し、
前記半導体基板が研削された後の前記半導体層の前記第２主面に第２電極層を形成する
半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
この出願は、２０２０年５月８日に日本国特許庁に提出された特願２０２０－０８２７３０号に対応しており、この出願の全開示はここに引用により組み込まれる。本発明は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１は、ＳｉＣ半導体基板を用いた縦型半導体素子に関する技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－７９９４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一実施形態は、オン抵抗が低減された半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の一実施形態は、第１主面、および、前記第１主面と背向する第２主面を有する半導体層と、前記第１主面に形成された第１電極層と、前記第２主面に形成された第２電極層と、前記第１電極層の端部を覆う絶縁膜と、前記第１電極層の前記端部以外の少なくとも一部を覆うめっき層と、前記絶縁膜を覆うモールド層とを備え、前記半導体層は、前記第２主面を構成する半導体基板を含み、前記半導体基板の厚みは、前記めっき層の厚みよりも薄い、半導体装置を提供する。
【０００６】
本発明の一実施形態は、第１主面、および、前記第１主面と背向する第２主面を有する半導体層であって、前記第２主面を構成する半導体基板を含む半導体層の第１主面に第１電極層を形成し、前記第１電極層の端部を覆う絶縁膜を形成し、前記第１電極層の前記端部以外の少なくとも一部を覆うめっき層を形成し、前記絶縁膜を覆うモールド層を形成し、前記半導体基板を、前記半導体基板の厚みが前記めっき層の厚みよりも薄くなるまで前記第２主面側から研削し、前記半導体基板が研削された後の前記半導体層の前記第２主面に第２電極層を形成する、半導体装置の製造方法を提供する。
【０００７】
本発明の一実施形態は、第１厚さを有する半導体基板を含み、主面を有する半導体層と、前記主面の上に配置され、前記第１厚さ未満の第２厚さを有する主面電極と、前記主面電極の上に配置され、前記第１厚さを超える第３厚さを有するパッド電極と、を含む、半導体装置を提供する。
【０００８】
本発明の一実施形態は、第１厚さを有し、主面を含む半導体層と、前記主面の上に配置され、前記第１厚さ未満の第２厚さを有する主面電極と、前記主面電極の内方部を露出させるように前記主面電極の周縁部を被覆し、前記第２厚さを超える第３厚さを有する感光性樹脂層と、前記主面電極の内方部を露出させるように前記感光性樹脂層を挟んで前記主面電極の周縁部を被覆し、前記第３厚さを超える第４厚さを有する熱硬化性樹脂層と、前記主面電極の内方部の上に配置され、前記第３厚さを超える第５厚さを有するパッド電極と、を含む、半導体装置を提供する。
【０００９】
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１０】
図１は、第１実施形態に係る半導体装置の平面図である。
図２は、図１に示す半導体装置の断面図である。
図３は、図１に示す半導体装置の外周部の詳細構成を示す図である。
図４は、図１に示す半導体装置の半導体層の詳細構成を示す図である。
図５Ａは、図１に示す半導体装置の製造方法を示す第１断面図である。
図５Ｂは、図１に示す半導体装置の製造方法を示す第２断面図である。
図５Ｃは、図１に示す半導体装置の製造方法を示す第３断面図である。
図５Ｄは、図１に示す半導体装置の製造方法を示す第４断面図である。
図５Ｅは、図１に示す半導体装置の製造方法を示す第５断面図である。
図５Ｆは、図１に示す半導体装置の製造方法を示す第６断面図である。
図５Ｇは、図１に示す半導体装置の製造方法を示す第７断面図である。
図６Ａは、半導体基板の研削方法を示す第１断面図である。
図６Ｂは、半導体基板の研削方法を示す第２断面図である。
図６Ｃは、半導体基板の研削方法を示す第３断面図である。
図７は、半導体基板の厚みとオン抵抗との関係を示す図である。
図８は、第２実施形態に係る半導体装置の平面図である。
図９は、図８に示す半導体装置の断面図である。
図１０は、図８に示す半導体装置の外周部の詳細構成を示す図である。
図１１は、第３実施形態に係る半導体パッケージの一例を示す図である。
図１２は、図１１に示す半導体パッケージの一例を示す図である。
図１３は、第３実施形態に係る半導体パッケージの他の例を示す図である。
図１４は、めっき層上にニッケル層が形成された構造を有する半導体装置の断面図である。
図１５は、２層構造のめっき層を含む半導体装置の断面図である。
図１６は、一変形例に係る半導体装置の平面図である。
図１７Ａは、一変形例に係るダイシング工程を示す第１断面図である。
図１７Ｂは、一変形例に係るダイシング工程を示す第２断面図である。
図１７Ｃは、一変形例に係るダイシング工程を示す第３断面図である。
図１８Ａは、他の変形例に係るダイシング工程を示す第１断面図である。
図１８Ｂは、他の変形例に係るダイシング工程を示す第２断面図である。
図１８Ｃは、他の変形例に係るダイシング工程を示す第３断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許