特許ウォッチ

公開番号2025084720
公報種別公開特許公報(A)
公開日2025-06-03
出願番号2024202991
出願日2024-11-21
発明の名称選択可能なデータトランザクションサイズを有するシリアルバストランザクションのための方法、デバイスおよびシステム
出願人インフィニオンテクノロジーズエルエルシー,Infineon Technologies LLC
代理人アインゼル・フェリックス=ラインハルト,個人,個人,個人,個人,個人
主分類G06F 12/04 20060101AFI20250527BHJP(計算;計数)
要約【課題】データ転送の開始前に、データ転送のサイズを特定する方法、デバイス及びシステムを提供する。
【解決手段】方法は、メモリデバイスのシリアル入出力(IO)で、シリアルクロックと同期して、少なくともコマンド値、アドレス値およびエンコードされた長さ値を含むメタデータを受信するステップと、少なくともコマンド値、アドレス値およびエンコードされた長さ値から、メモリアクセス動作、メモリアレイ位置およびメモリアクセス動作に対応する複数の異なるデータ長さ値(LEN)のうちの1つのLENを決定するステップと、複数の異なるLENのうちの1つのLENに対応する長さを有する少なくともデータを、メモリアクセス動作の実行中に、シリアルクロックと同期して、シリアルIOで転送するステップと、を含む。
【選択図】図8
特許請求の範囲【請求項１】
メモリデバイスのシリアル入出力（ＩＯ）で、シリアルクロックと同期して、少なくともコマンド値、アドレス値およびエンコードされた長さ値を含むメタデータを受信するステップと、
前記少なくともコマンド値、アドレス値およびエンコードされた長さ値から、
メモリアクセス動作と、
メモリアレイ位置と、
前記メモリアクセス動作に対応する複数の異なるデータ長さ値（ＬＥＮ）のうちの１つのＬＥＮと、
を決定するステップと、
前記メモリアクセス動作の実行中に、前記シリアルクロックと同期して、前記シリアルＩＯで、前記複数の異なるＬＥＮのうちの前記１つのＬＥＮに対応する長さを有する少なくともデータを転送するステップと、
を含む方法。
続きを表示（約 1,800 文字）【請求項２】
前記少なくともコマンド値、アドレス値およびメタデータを受信するステップは、
前記シリアルクロックと同期して、コマンドビットを受信するステップと、
前記シリアルクロックと同期して、前記コマンドビットの後に、アドレスビットを受信するステップと、
前記シリアルクロックと同期して、前記アドレスビットの後に、ＬＥＮビットを受信するステップと、
を含む、
請求項１に記載の方法。
【請求項３】
前記少なくともコマンド値、アドレス値およびメタデータを受信するステップは、
前記シリアルクロックと同期して、コマンドビットの第１のセットを受信するステップと、
前記シリアルクロックと同期して、前記第１のセットの後に、コマンドビットの第２のセットおよびＬＥＮビットを受信するステップと、
前記シリアルクロックと同期して、前記第２のセットの後に、アドレスビットを受信するステップと、
を含む、
請求項１に記載の方法。
【請求項４】
前記少なくともコマンド値、アドレス値およびメタデータを受信するステップは、
前記シリアルクロックと同期して、コマンドビットを受信するステップと、
前記シリアルクロックと同期して、前記コマンドビットの後に、アドレスビットの第１のセットを受信するステップと、
前記シリアルクロックと同期して、前記第１のセットの後に、アドレスビットの第２のセットおよびＬＥＮビットを受信するステップと、
を含む、
請求項１に記載の方法。
【請求項５】
前記複数の異なるデータ長さ値は、Ｘの倍数であり、Ｘは、整数である、
請求項１に記載の方法。
【請求項６】
前記方法は、前記メモリアクセス動作が読み出し動作であると決定するステップをさらに含み、
前記複数のＬＥＮのうちの前記１つのＬＥＮに対応する前記長さを有する少なくとも前記データを転送するステップは、前記シリアルＩＯで、前記メモリデバイスから、アドレス値に対応するアドレスに格納される長さＬＥＮの読み出しデータを転送するステップを含む、
請求項１に記載の方法。
【請求項７】
前記方法は、前記メモリアクセス動作が認証された読み出し動作であると決定するステップをさらに含み、
前記複数のＬＥＮのうちの前記１つのＬＥＮに対応する前記長さを有する少なくとも前記データを転送するステップは、前記シリアルＩＯで、前記メモリデバイスから、前記読み出しデータを認証するための認証データが続く、前記アドレス値に対応するアドレスに格納される長さＬＥＮの読み出しデータを転送するステップを含む、
請求項１に記載の方法。
【請求項８】
前記方法は、前記メモリアクセス動作がプログラムまたは書き込み動作であると決定するステップをさらに含み、
前記複数のＬＥＮのうちの前記１つのＬＥＮに対応する前記長さを有する少なくとも前記データを転送するステップは、前記メモリデバイスの前記シリアルＩＯで、長さＬＥＮのプログラムまたは書き込みデータを受信するステップを含む、
請求項１に記載の方法。
【請求項９】
前記方法は、前記メモリアクセス動作が認証されたプログラムまたは書き込み動作であると決定するステップをさらに含み、
前記複数のＬＥＮのうちの前記１つのＬＥＮに対応する前記長さを有する少なくとも前記データを転送するステップは、前記メモリデバイスの前記シリアルＩＯで、認証データが続く、長さＬＥＮのプログラムまたは書き込みデータを受信するステップを含み、前記認証データは、少なくとも前記書き込みまたはプログラムデータを認証するためである、
請求項１に記載の方法。
【請求項１０】
前記方法は、
ホストデバイスの動作によって、メモリアクセス動作のためのＬＥＮを決定するステップと、
前記メモリデバイスに対応するメモリ空間にアクセスする要求に応答して、前記シリアルクロックと同期して、前記シリアルＩＯに、前記少なくともコマンド値、アドレス値および前記エンコードされた長さ値を含むメタデータを送信するステップと、
をさらに含む、
請求項１に記載の方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０２３年１１月２２日に出願された米国特許出願第６３／６０２，１８６号の優先権および利益を主張し、その内容の全体は、参照によって本願明細書に組み込まれる。
続きを表示（約 3,100 文字）【０００２】
本開示は、概して、メモリデバイストランザクションの認証に関するものであり、特には、選択可能な拡張データサイズを有するメモリデバイストランザクションを可能にすることに関するものであり、拡張データは、読み出しデータに加えて、書き込みデータ、プログラムデータまたは消去データである。
【背景技術】
【０００３】
現在では、メモリ記憶デバイスを用いた多くの電子プラットフォームは、データアクセス動作のセキュリティに関係する。いくつかの自動車の仕様を含む多くの仕様は、メモリデバイスによって格納されるコードおよびデータが実行前に認証されることを要求する。
【０００４】
従来では、システムは、セキュリティの改善のために「シャドウ」メモリを使用することがありうる。この種の構成では、実行のためのコードは、不揮発性メモリ（ＮＶＭ）から揮発性メモリまで転送可能である。ホスト（例えば、コードを実行するデバイス）は、揮発性メモリに転送されたコードを認証することができる。シャドウメモリアプローチは、揮発性メモリ上に存在するコードのみが認証されるので、コードが有利にはＮＶＭから直接実行されるｅｘｅｃｕｔｉｏｎ－ｉｎ－ｐｌａｃｅ（ＸｉＰ）デザインと互換性を有さない。
【０００５】
従来のシリアル・ペリフェラル・インタフェース・バス（ＳＰＩ）トランザクションにおいて、転送されるバイト数は、チップセレクト信号（ＣＳ）のホストアサート停止によって決定可能である。代替的には、読み出し動作のようなこの種のトランザクションは、読み出しデータの量のような固定データ長で動作する。いくつかの従来のメモリデバイスは、「ラップ長」を用いてＳＰＩプロトコル外で固定のトランザクション長を特定することができる構成レジスタを含むことができる。
【０００６】
データ転送の開始前に、データ転送のサイズを特定するプロトコルを有することが望ましい。これは、認証タグのようなセキュリティ機能の効率的な実施を可能にすることができる。
【発明の概要】
【課題を解決するための手段】
【０００７】
方法は、メモリデバイスのシリアル入出力（ＩＯ）で、シリアルクロックと同期して、少なくともコマンド値、アドレス値およびエンコードされた長さ値を含むメタデータを受信するステップを含むことができる。少なくともコマンド値、アドレス値およびエンコードされた長さ値から、メモリアクセス動作、メモリアレイ位置およびメモリアクセス動作に対応する複数の異なるデータ長さ値（ＬＥＮ）のうちの１つのＬＥＮを決定することができる。複数の異なるＬＥＮのうちの１つのＬＥＮに対応する長さを有する少なくともデータは、メモリアクセス動作の実行中に、シリアルクロックと同期して、シリアルＩＯで転送可能である。対応するデバイスおよびシステムも開示される。
【図面の簡単な説明】
【０００８】
一実施形態に従うメモリデバイスのブロック図である。
実施形態に従ってメモリデバイストランザクションを示すタイミング図である。
実施形態に従ってメモリデバイストランザクションを示すタイミング図である。
一実施形態に従うシステムのブロック図である。
実施形態に従ってデコーダデバイスおよび動作を示す状態図である。
実施形態に従ってデコーダデバイスおよび動作を示す状態図である。
実施形態に従ってデコーダデバイスおよび動作を示す状態図である。
実施形態に従ってメモリデバイストランザクションを示す図である。
実施形態に従ってメモリデバイストランザクションを示す図である。
実施形態に従ってメモリデバイストランザクションを示す図である。
一実施形態に従ってメモリデバイスコマンドを示す表である。
一実施形態に従ってエンコードされたデータ長さ値（ＬＥＮ）を示す表である。
追加の実施形態に従ってメモリデバイストランザクションを示す図である。
追加の実施形態に従ってメモリデバイストランザクションを示す図である。
追加の実施形態に従ってメモリデバイストランザクションを示す図である。
一実施形態に従ってアドレスおよびエンコードされたＬＥＮ値を示す表である。
さらなる実施形態に従ってメモリデバイストランザクションを示す図である。
さらなる実施形態に従ってメモリデバイストランザクションを示す図である。
さらなる実施形態に従ってメモリデバイストランザクションを示す図である。
他の実施形態に従ってエンコードされたＬＥＮ値を示す表である。
一実施形態に従う方法のフロー図である。
一実施形態に従ってメモリデバイスの動作を示すフロー図である。
他の実施形態に従ってメモリデバイスの動作を示すフロー図である。
さらなる実施形態に従ってメモリデバイスの動作を示す図である。
一実施形態に従ってメモリコントローラの動作を示すフロー図である。
他の実施形態に従ってメモリコントローラの拡張データ動作を示すフロー図である。
さらなる実施形態に従ってメモリコントローラの動作を示す図である。
一実施形態に従ってメモリデバイスシリアルインタフェースで受信可能なコマンドを示す表である。
実施形態に含むことができるメモリアレイの図である。
実施形態に含むことができるメモリアレイの図である。
一実施形態に従う集積回路（ＩＣ）デバイスの図である。
実施形態に従ってメモリコントローラを示す図である。
実施形態に従ってメモリコントローラを示す図である。
実施形態に含むことができるシステムアドレス空間を示す図である。
一実施形態に従うシステム動作のフロー図である。
一実施形態に従う車両システムのブロック図である。
一実施形態に従う車両システムの図である。
【発明を実施するための形態】
【０００９】
実施形態に従うと、メモリデバイスは、トランザクションにおいて受信したコマンドおよびアドレス値とともに、エンコードされたデータ長さ値（ＬＥＮ）を受信することができる。エンコードされたＬＥＮ値は、トランザクション内に含まれるデータのための多くの可能な長さの１つを示すことができる。読み出し動作において、ＬＥＮ値は、対応する読み出しデータのサイズを示すことができる。書き込みまたはプログラム動作において、ＬＥＮ値は、対応する書き込みまたはプログラムデータのサイズを示すことができる。このようにして、メモリデバイストランザクションにおいて転送されるデータ量は、コマンドおよびアドレス値とともに転送されるビット値によって制御可能である。ＬＥＮ値は、データを転送するのに必要なシリアルクロックサイクルの数に対応することができ、それゆえ、シリアルバスサイズに従って変化しうる。
【００１０】
いくつかの実施形態では、メモリデバイストランザクションは、ＬＥＮ値を越えて拡張する追加のデータ、例えばトランザクションを認証するための「タグ」データを含むことができる。
（【００１１】以降は省略されています）

関連特許