特許ウォッチ

公開番号2025083497
公報種別公開特許公報(A)
公開日2025-05-30
出願番号2025040210,2024524868
出願日2025-03-13,2023-05-30
発明の名称セラミックス回路基板の製造方法および半導体装置の製造方法
出願人株式会社東芝,東芝マテリアル株式会社
代理人弁理士法人iX
主分類H01L 23/12 20060101AFI20250523BHJP(基本的電気素子)
要約【課題】モールド樹脂との密着性が良好なセラミックス回路基板及び半導体装置を得るための製造方法を提供する。
【解決手段】実施形態に係るセラミックス回路基板の製造方法は、セラミックス基板の第1面における複数の第1領域に複数の金属部がそれぞれ接合された積層体を作製する第1工程と、前記第1面において隣り合う前記第1領域同士の間に位置する第2領域にエッチング工程または化学研磨工程を施す第2工程と、を備える。前記第2工程の後の前記第2領域における平均長さRSmを、λsフィルタ:あり、λsカットオフ比:300、カットオフ種別:ガウシアン、カットオフ波長(λc):0.8mmの測定条件で測定した場合に、前記平均長さRSmは40μm以上である。
【選択図】図1
特許請求の範囲【請求項１】
セラミックス基板の第１面における複数の第１領域に複数の金属部がそれぞれ接合された積層体を作製する第１工程と、
前記第１面において隣り合う前記第１領域同士の間に位置する第２領域にエッチング工程または化学研磨工程を施す第２工程と、を備えたセラミックス回路基板の製造方法であって、
前記第２工程の後の前記第２領域における平均長さＲＳｍを、λｓフィルタ：あり、λｓカットオフ比：３００、カットオフ種別：ガウシアン、カットオフ波長（λｃ）：０．８ｍｍの測定条件で測定した場合に、前記平均長さＲＳｍは４０μｍ以上である、セラミックス回路基板の製造方法。
続きを表示（約 1,100 文字）【請求項２】
前記積層体は、前記複数の第１領域の上及び前記第２領域の上に形成された接合層を含み、
前記複数の金属部は、前記接合層を介して前記複数の第１領域にそれぞれ接合され、
前記第２工程では、前記第２領域の上に形成された前記接合層に対して、少なくとも１回の前記エッチング工程が実施され、
前記接合層に対する１回の前記エッチング工程の時間は、１５分以上である、請求項１に記載のセラミックス回路基板の製造方法。
【請求項３】
前記積層体は、前記複数の第１領域の上及び前記第２領域の上に形成された接合層を含み、
前記複数の金属部は、前記接合層を介して前記複数の第１領域にそれぞれ接合され、
前記第２工程では、前記第２領域の上に形成された前記接合層に対して、過酸化水素水と塩酸を含むろう材エッチング液を用いた前記化学研磨工程が実施される、
請求項１ないし請求項２のいずれか１項に記載のセラミックス回路基板の製造方法。
【請求項４】
前記第２工程は、５分以上の前記化学研磨工程を含む、請求項１ないし請求項２のいずれか１項に記載のセラミックス回路基板の製造方法。
【請求項５】
前記第２工程は、５分以上の前記化学研磨工程を含む、請求項３に記載のセラミックス回路基板の製造方法。
【請求項６】
前記第２工程は、前記エッチング工程を含み、
前記エッチング工程では、過酸化水素水が使用され、前記過酸化水素水の濃度が５質量％変化した際に、新しいエッチング液を投入する請求項１ないし請求項２のいずれか１項に記載のセラミックス回路基板の製造方法。
【請求項７】
前記第２工程は、前記エッチング工程を含み、
前記エッチング工程では、過酸化水素水が使用され、前記過酸化水素水の濃度が５質量％変化した際に、新しいエッチング液を投入する請求項５に記載のセラミックス回路基板の製造方法。
【請求項８】
前記第２工程では、前記複数の第１領域の上に前記複数の金属部がそれぞれ設けられた状態で、前記第２領域において前記セラミックス基板の一部が除去される、請求項１に記載のセラミックス回路基板の製造方法。
【請求項９】
前記第２工程の後の前記第２領域における前記平均長さＲＳｍは、１５３μｍ以下である、請求項８に記載のセラミックス回路基板の製造方法。
【請求項１０】
前記第２工程の後の前記第２領域における面の粗さ曲線の最大山高さＲｐは、１．０μｍ以上である、請求項１ないし請求項２のいずれか１項に記載のセラミックス回路基板の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
後述する実施形態は、概ね、セラミックス回路基板の製造方法および半導体装置の製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
近年、産業機器の高性能化に伴い、それに搭載されるパワーモジュールの高出力化が進んでいる。これに伴い、半導体素子の高出力化が進んでいる。半導体素子の動作保証温度は、１２５℃～１５０℃であるが、今後１７５℃以上に上昇する可能性がある。半導体素子を実装する回路基板としては、セラミックス回路基板が用いられている。セラミックス回路基板は、セラミックス基板と、その上に接合された金属板と、を備える。例えば、特許第６７８９９５５号公報（特許文献１）では、金属板端部から接合層がはみ出たはみ出し部を有している。特許文献１では、接合層はみ出し部の硬さやサイズを制御することにより、ＴＣＴ特性（耐熱サイクル特性）を向上させている。
【０００３】
また、半導体素子を保護するために樹脂モールドが施されることがある。モールド樹脂は、半導体素子や配線などを外部応力から保護する役割を有する。モールド樹脂は、湿気などの外気から半導体素子などを保護する役割もある。
【０００４】
半導体素子の動作保証温度の上昇に伴い、セラミックス回路基板とモールド樹脂との密着性が問題となっていた。セラミックス回路基板の熱膨張率とモールド樹脂の熱膨張率との差により、モールド樹脂がセラミックス回路基板からはがれると言った問題が生じていた。モールド樹脂がはがれると、半導体素子などの導通不良の原因となっていた。
【０００５】
例えば、国際公開第２０１８／１７３９２１号（特許文献２）では、セラミックス回路基板の銅板に凹部を設けている。また、特開２０２１－６８８５０号公報（特許文献３）には、セラミックス基板に凹部を設けている。
【先行技術文献】
【特許文献】
【０００６】
特許第６７８９９５５号公報
国際公開第２０１８／１７３９２１号
特開２０２１－６８８５０号公報
国際公開第２０１９／０５４２９４号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２および特許文献３のセラミックス回路基板では、金属板またはセラミックス基板に凹部を設けることにより、モールド樹脂との密着性を向上させている。一方、近年はセラミックス回路基板への半導体素子の実装密度が高くなっている。実装密度を高くするために、金属板表面における半導体素子の実装面積を大きくする方法が挙げられる。金属板表面の実装面積を大きくするために、金属板の平坦面を増やす方法が挙げられる。金属板同士の距離を狭くして金属板の搭載面積を大きくする方法もある。特許文献２のように金属板に凹部を設ける方法では、実装面積を増やすことができない。従来のセラミックス回路基板については、実装面積の確保とモールド樹脂の密着性を両立させることが十分とは言えなかった。
【０００８】
実施形態は、このような課題に対応するためのものであり、実装面積の確保とモールド樹脂との密着性を両立可能な、セラミックス回路基板の製造方法および半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００９】
実施形態に係るセラミックス回路基板の製造方法は、セラミックス基板の第１面における複数の第１領域に複数の金属部がそれぞれ接合された積層体を作製する第１工程と、前記第１面において隣り合う前記第１領域同士の間に位置する第２領域にエッチング工程または化学研磨工程を施す第２工程と、を備える。前記第２工程の後の前記第２領域における平均長さＲＳｍを、λｓフィルタ：あり、λｓカットオフ比：３００、カットオフ種別：ガウシアン、カットオフ波長（λｃ）：０．８ｍｍの測定条件で測定した場合に、前記平均長さＲＳｍは４０μｍ以上である。
【図面の簡単な説明】
【００１０】
実施形態に係るセラミックス回路基板の一例を示す平面図。
実施形態に係るセラミックス回路基板の一例を示す側面図。
セラミックス基板の一例を示す平面図。
セラミックス基板の一例を示す側面図。
セラミックス基板の別の一例を示す平面図。
セラミックス基板の別の一例を示す平面図。
実施形態に係る半導体装置の一例を示す側面図。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許