特許ウォッチ

公開番号2025031537
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2024096704
出願日2024-06-14
発明の名称集積回路装置
出願人ヒュンダイ・モービス・カンパニー・リミテッド
代理人弁理士法人はるか国際特許事務所
主分類G01R 31/36 20200101AFI20250228BHJP(測定;試験)
要約【課題】低電力モードから高電力モードへの切り替え時に行うメモリロード動作を、電源が接続された時の最初1回のみ行って、メモリロードに使用される電流量を減少させる、集積回路装置。
【解決手段】本発明の集積回路装置は、トリムデータを格納するメモリと、スリープ機能ブロックにトリムデータを入力するスリープレジスタと、ノーマル機能ブロックにトリムデータを入力するノーマルレジスタと、メモリに格納されたトリムデータをスリープレジスタまたはノーマルレジスタにロードするメモリコントローラと、電源が接続された後、最初のセルフウェイクアップ時、メモリコントローラを介して、ノーマルレジスタに格納されたトリムデータをスリープレジスタにロードして、電源が接続された後の最初1回のみメモリがロードされるようにするウェイクコントローラとを含むことを特徴とする。
【選択図】図2
特許請求の範囲【請求項１】
トリムデータを格納するメモリと、
スリープ機能ブロックに前記トリムデータを入力するスリープレジスタと、
ノーマル機能ブロックに前記トリムデータを入力するノーマルレジスタと、
前記メモリに格納された前記トリムデータを前記スリープレジスタまたは前記ノーマルレジスタにロードするメモリコントローラと、
電源が接続された後、最初のセルフウェイクアップ時、前記メモリコントローラを介して、前記ノーマルレジスタに格納された前記トリムデータを前記スリープレジスタにロードして、電源が接続された後の最初１回のみメモリがロードされるようにするウェイクコントローラとを含む集積回路装置。
続きを表示（約 660 文字）【請求項２】
前記ウェイクコントローラは、
電源が接続されて前記スリープ機能ブロックから安定化完了信号を受信すると、前記メモリ、前記メモリコントローラ、前記ノーマルレジスタ、および前記ノーマル機能ブロックの電源をオンさせることを特徴とする請求項１に記載の集積回路装置。
【請求項３】
前記メモリコントローラは、
前記トリムデータを前記スリープレジスタと前記ノーマルレジスタにロードし、低電力モードに入る前に、前記ノーマルレジスタに格納された前記トリムデータを前記スリープレジスタにロードすることを特徴とする請求項１に記載の集積回路装置。
【請求項４】
前記メモリは、
電源がオフされても前記トリムデータを保持することを特徴とする請求項１に記載の集積回路装置。
【請求項５】
前記メモリコントローラは、
セルフウェイクアップ後の外部ウェイクアップ時、前記スリープレジスタに格納された前記トリムデータを前記ノーマルレジスタにロードすることを特徴とする請求項１に記載の集積回路装置。
【請求項６】
前記スリープレジスタは、
常時電源が供給されている間に前記トリムデータを保持することを特徴とする請求項１に記載の集積回路装置。
【請求項７】
前記ノーマルレジスタは、
常時電源とノーマル電源が供給されている間に前記トリムデータを保持することを特徴とする請求項１に記載の集積回路装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、集積回路装置に関する。
続きを表示（約 1,000 文字）【背景技術】
【０００２】
一般的に、バッテリの状態を診断し管理する集積回路は、電源をバッテリから受けて動作する。
【０００３】
集積回路のバッテリの消耗電流が大きければ、バッテリの寿命および性能に影響を及ぼすことがある。
【０００４】
このような影響を最小化するために、集積回路は、低電力モード（ｓｌｅｅｐｍｏｄｅ）を用いて、必要時にのみ、高電力モード（ｎｏｒｍａｌｍｏｄｅ）に切り替える。
【０００５】
しかし、集積回路は、低電力モードから高電力モードに切り替える度に、メモリロード動作を行う。
【０００６】
その結果、バッテリの消耗電流が増加してバッテリの寿命が低下することがあり、モードの切り替え時にかかる時間が増加し、モードの切り替えが失敗する危険があった。
【０００７】
本発明の背景技術は、特許文献１の「バッテリ診断装置および方法」に開示されている。
【先行技術文献】
【特許文献】
【０００８】
韓国公開特許第１０－２０１８－００５７２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記の問題点を改善するためになされたものであって、本発明の一態様による目的は、低電力モードから高電力モードへの切り替え時に行うメモリロード動作を、電源が接続された時の最初１回のみ行って、メモリロードに使用される電流量を減少させる、集積回路装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一態様による集積回路装置は、トリムデータを格納するメモリと、スリープ機能ブロックに前記トリムデータを入力するスリープレジスタと、ノーマル機能ブロックに前記トリムデータを入力するノーマルレジスタと、前記メモリに格納された前記トリムデータを前記スリープレジスタまたは前記ノーマルレジスタにロードするメモリコントローラと、電源が接続された後、最初のセルフウェイクアップ時、前記メモリコントローラを介して、前記ノーマルレジスタに格納された前記トリムデータを前記スリープレジスタにロードして、電源が接続された後の最初１回のみメモリがロードされるようにするウェイクコントローラとを含むことを特徴とする。
（【００１１】以降は省略されています）

関連特許