特許ウォッチ

公開番号2025015453
公報種別公開特許公報(A)
公開日2025-01-30
出願番号2024108637
出願日2024-07-05
発明の名称イメージセンサ
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10F 39/18 20250101AFI20250123BHJP()
要約【課題】イメージセンサを提供する。
【解決手段】イメージセンサは、第1面と、第1面に反対となる第2面を含む第1半導体基板、第1半導体基板内に配置される光電変換領域、第1半導体基板内に配置され、光電変換領域から伝達された電荷を保存するフローティングディフュージョン領域、第1半導体基板の第1面上に配置される伝送ゲート、及び伝送ゲートの上面及び側壁上に、及び第1半導体基板の第1面上に配置される第1エッチング停止膜を含む第1スタック;第1面と、第1面に反対となる第2面を含む第2半導体基板、第2半導体基板の第1面または第2面上に配置され、フローティングディフュージョン領域と電気的に連結されるピクセルゲート、及びピクセルゲートの側壁上に配置されるゲートスペーサを含む第2スタック;及び第2スタックに付着された第3スタックであって、ピクセルゲート及び伝送ゲートに信号を提供するロジックトランジスタを含む第3スタックを含む。
【選択図】図2

特許請求の範囲【請求項１】
第１面と、前記第１面に反対となる第２面を含む第１半導体基板、前記第１半導体基板内に配置される光電変換領域、前記第１半導体基板内に配置され、前記光電変換領域から伝達された電荷を保存するフローティングディフュージョン領域、前記第１半導体基板の前記第１面上に配置される伝送ゲート、及び前記伝送ゲートの上面及び側壁上に、及び前記第１半導体基板の前記第１面上に配置される第１エッチング停止膜を含む第１スタックと、
前記第１スタックに付着された第２スタックであって、第１面と、前記第１面に反対となる第２面を含む第２半導体基板、前記第２半導体基板の前記第１面または前記第２面上に配置され、前記フローティングディフュージョン領域と電気的に連結されるピクセルゲート、及び前記ピクセルゲートの側壁上に配置されるゲートスペーサを含む第２スタックと、
前記第２スタックに付着された第３スタックであって、前記ピクセルゲート及び前記伝送ゲートに信号を提供するロジックトランジスタを含む第３スタックと、を含む、イメージセンサ。
続きを表示（約 1,000 文字）【請求項２】
前記伝送ゲートの両側壁上にスペーサが配置されないことを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記伝送ゲートは、前記フローティングディフュージョン領域から水平方向に離隔されて配置されることを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記伝送ゲートの前記側壁は、前記第１半導体基板の前記第１面に垂直であり、前記第１エッチング停止膜は、前記伝送ゲートの前記上面及び前記側壁上にコンフォーマルに配置されることを特徴とする請求項１に記載のイメージセンサ。
【請求項５】
前記伝送ゲートは、
前記第１半導体基板の前記第１面上に配置される第１部分と、
前記第１半導体基板の前記第１面から前記第１半導体基板の内部に延びる伝送トレンチ内に配置され、前記第１部分と一体に連結される第２部分と、を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項６】
前記第１スタックは、
前記伝送トレンチの内壁上に配置され、前記第１半導体基板と前記伝送ゲートの前記第２部分間に介在される伝送ゲート絶縁層をさらに含むことを特徴とする請求項５に記載のイメージセンサ。
【請求項７】
前記第１スタックは、
前記伝送ゲートの前記上面と前記側壁と前記第１エッチング停止膜との間、及び前記第１半導体基板の前記第１面と前記第１エッチング停止膜との間に介在されるパッシベーション層をさらに含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項８】
前記伝送ゲートの前記上面上に配置される前記パッシベーション層の第１部分の厚さは、前記伝送ゲートの前記側壁上に配置される前記パッシベーション層の第２部分の厚さと同一であることを特徴とする請求項７に記載のイメージセンサ。
【請求項９】
前記伝送ゲートの前記側壁上に配置される前記第１エッチング停止膜の一部は、前記第１半導体基板の前記第１面に垂直に延びる側壁を有することを特徴とする請求項７に記載のイメージセンサ。
【請求項１０】
前記パッシベーション層及び前記第１エッチング停止膜は、前記フローティングディフュージョン領域上に延びることを特徴とする請求項７に記載のイメージセンサ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、イメージセンサに係り、さらに詳細には、フォトダイオード(photodiode)を含むイメージセンサに関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
イメージセンサは、光学イメージ信号を電気信号に変換させる装置である。イメージセンサは、それぞれが入射される光を受光して電気信号に変換し、フォトダイオード領域を含む複数のピクセルを含む。イメージセンサの集積度が増加することにより、それぞれのピクセルサイズが小さくなるので、それぞれのピクセルを駆動するためのピクセル回路の電気的連結成分も小さくなり、ノイズが発生するか、コンバージョンゲイン(conversion gain)のような光電変換効率が減少する問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の技術的思想が解決しようとする技術的課題は、小さなピクセルサイズでも優秀なイメージ品質を有するイメージセンサを提供することである。
【課題を解決するための手段】
【０００４】
前記技術的課題を達成するための本発明の技術的思想によるイメージセンサは、第１面と、前記第１面に反対となる第２面を含む第１半導体基板、前記第１半導体基板内に配置される光電変換領域、前記第１半導体基板内に配置され、前記光電変換領域から伝達された電荷を保存するフローティングディフュージョン領域、前記第１半導体基板の前記第１面上に配置される伝送ゲート、及び前記伝送ゲートの上面及び側壁上、及び前記第１半導体基板の前記第１面上に配置される第１エッチング停止膜を含む第１スタック；前記第１スタックに付着された第２スタックであって、第１面と、前記第１面に反対となる第２面を含む第２半導体基板、前記第２半導体基板の前記第１面または前記第２面上に配置され、前記フローティングディフュージョン領域と電気的に連結されるピクセルゲート、及び前記ピクセルゲートの側壁上に配置されるゲートスペーサを含む第２スタック；及び前記第２スタックに付着された第３スタックであって、前記ピクセルゲート及び前記伝送ゲートに信号を提供するロジックトランジスタを含む第３スタック；を含む。
【０００５】
前記技術的課題を達成するための本発明の技術的思想によるイメージセンサは、第１面と、前記第１面に反対となる第２面を含む第１半導体基板、前記第１半導体基板内に配置される光電変換領域、前記第１半導体基板内に配置され、前記光電変換領域から伝達された電荷を保存するフローティングディフュージョン領域、前記第１半導体基板の前記第１面上に配置される伝送ゲート、及び前記伝送ゲートの上面及び側壁上、及び前記第１半導体基板の前記第１面上に配置される第１エッチング停止膜を含む第１スタック；前記第１スタックに付着された第２スタックであって、第１面と、前記第１面に反対となる第２面を含む第２半導体基板及び前記第２半導体基板の前記第１面または前記第２面上に配置され、前記フローティングディフュージョン領域と電気的に連結されるピクセルゲートを含む第２スタック；及び前記第２スタックに付着された第３スタックであって、前記ピクセルゲート及び前記伝送ゲートに信号を提供するロジックトランジスタを含む第３スタック；を含み、前記伝送ゲートの前記側壁上に配置される前記第１エッチング停止膜の一部は、前記第１半導体基板の前記第１面に垂直に延びる側壁を有する。
【０００６】
前記技術的課題を達成するための本発明の技術的思想によるイメージセンサは、第１スタック；前記第１スタックに付着された第２スタック；及び前記第２スタックに付着された第３スタック；を含み、前記第１スタックは、第１面と、前記第１面に反対となる第２面を含む第１半導体基板、前記第１半導体基板内に配置される光電変換領域、前記第１半導体基板内に配置され、前記光電変換領域から伝達された電荷を保存するフローティングディフュージョン領域、前記第１半導体基板の前記第１面上に配置され、前記第１半導体基板の内部に延びる伝送トレンチ内に配置される一部を有する伝送ゲート、前記伝送ゲートの上面及び側壁上、及び前記第１半導体基板の前記第１面上に配置される第１エッチング停止膜、及び前記伝送ゲートの前記上面と前記側壁と前記第１エッチング停止膜との間、及び前記半導体基板の前記第１面と前記第１エッチング停止膜との間に介在されるパッシベーション層を含み、前記第２スタックは、第１面と、前記第１面に反対となる第２面を含む第２半導体基板、前記第２半導体基板の前記第１面または前記第２面上に配置され、前記フローティングディフュージョン領域と電気的に連結されるピクセルゲート、前記ピクセルゲートの側壁上に配置されるゲートスペーサ、及び前記ピクセルゲートの上面及び前記ゲートスペーサの側壁上に配置される第２エッチング停止膜を含み、前記第３スタックは、前記ピクセルゲート及び前記伝送ゲートに信号を提供するロジックトランジスタを含む。
【図面の簡単な説明】
【０００７】
例示的な実施形態によるイメージセンサを概略的に示す斜視図である。
図１の１つのピクセルに対応する第１スタックを示すレイアウト図である。
図１の１つのピクセルに対応する第２スタックを示すレイアウト図である。
図３のＡ１－Ａ１’線に沿う断面図である。
図４のＣＸ１部分の拡大図である。
図４のＣＸ２部分の拡大図である。
例示的な実施形態によるイメージセンサのピクセルの等価回路図である。
例示的な実施形態によるイメージセンサの第１スタックのレイアウト図である。
例示的な実施形態によるイメージセンサを示すレイアウト図である。
図９のイメージセンサの断面図である。
例示的な実施形態によるイメージセンサを示すレイアウト図である。
図１１のイメージセンサの断面図である。
例示的な実施形態によるイメージセンサを示すレイアウト図である。
例示的な実施形態によるイメージセンサを示すレイアウト図である。
例示的な実施形態によるイメージセンサを示す断面図である。
例示的な実施形態によるイメージセンサの構成を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、添付図面に基づき、本発明の技術的思想の望ましい実施形態を詳細に説明する。
【０００９】
図１は、例示的な実施形態によるイメージセンサ１００を概略的に示す斜視図である。図２は、図１の１つのピクセルＰＸに対応する第１スタックＳＴ１を示すレイアウト図であり、図３は、図１の１つのピクセルＰＸに対応する第２スタックＳＴ２を示すレイアウト図である。図４は、図３のＡ１－Ａ１’線に沿う断面図である。図５は、図４のＣＸ１部分の拡大図である。図６は、図４のＣＸ２部分の拡大図である。
【００１０】
図１ないし図６を参照すれば、イメージセンサ１００は、第１スタックＳＴ１、第２スタックＳＴ２、及び第３スタックＳＴ３が垂直方向に積層された積層型イメージセンサでもある。
（【００１１】以降は省略されています）

関連特許