特許ウォッチ

公開番号2025010400
公報種別公開特許公報(A)
公開日2025-01-20
出願番号2024193386,2020153851
出願日2024-11-05,2020-09-14
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 84/80 20250101AFI20250109BHJP()
要約【課題】ダイオード動作時のリカバリ損失と順方向電圧降下の間のトレードオフの関係が改善された逆導通IGBTを提供することを目的とする。
【解決手段】ダイオード領域は、半導体基体の第2主面側に設けられた第2導電型の第5半導体層と、第5半導体層上に設けられた第2半導体層と、第2半導体層よりも半導体基体の前記第1主面側に設けられた第1導電型の第6半導体層と、第6半導体層上に設けられた第2導電型の第8半導体層と、第8半導体層上に設けられ第6半導体層よりも第1導電型の不純物濃度が高い第1導電型の第7半導体層と、を備えている。
【選択図】図24
特許請求の範囲【請求項１】
トランジスタとダイオードとが共通の半導体基体に形成された半導体装置であって、
前記半導体基体は、
一方主面および他方主面としての第１主面および第２主面と、
前記トランジスタが形成されたトランジスタ領域と、
前記ダイオードが形成されたダイオード領域と、を有し、
前記トランジスタ領域は、
前記半導体基体の前記第２主面側に設けられた第１導電型の第１半導体層と、
前記第１半導体層上に設けられた第２導電型の第２半導体層と、
前記第２半導体層よりも前記半導体基体の前記第１主面側に設けられた第１導電型の第３半導体層と、
前記第３半導体層上に設けられた第２導電型の第４半導体層と、
前記第４半導体層に電気的に接続された第２電極と、
前記第１半導体層に電気的に接続された第１電極と、を備え、
前記ダイオード領域は、
前記半導体基体の前記第２主面側に設けられた第２導電型の第５半導体層と、
前記第５半導体層上に設けられた前記第２半導体層と、
前記第２半導体層よりも前記半導体基体の前記第１主面側に設けられた第１導電型の第６半導体層と、
前記第６半導体層上に設けられた第２導電型の第８半導体層と、
前記第８半導体層上に設けられ前記第６半導体層よりも第１導電型の不純物濃度が高い第１導電型の第７半導体層と、
前記第７半導体層に電気的に接続された前記第２電極と、
前記第５半導体層に電気的に接続された前記第１電極と、を備える、
半導体装置。
続きを表示（約 980 文字）【請求項２】
請求項１に記載の半導体装置であって、
前記第８半導体層は、Ａｓ（ヒ素）またはＰ（リン）を含む、
半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
前記第８半導体層は、少なくとも、前記ダイオード領域のうち前記トランジスタ領域からの平面視での距離が前記半導体基体の厚さよりも小さい領域に、形成されている、
半導体装置。
【請求項４】
請求項１から３のいずれかに記載の半導体装置であって、
前記第８半導体層は、前記第７半導体層と平面視で重なる領域にのみ形成されている、
半導体装置。
【請求項５】
請求項１から４のいずれかに記載の半導体装置であって、
前記第８半導体層と前記第７半導体層とは、平面視で同じ領域に形成されている、
半導体装置。
【請求項６】
請求項１から５のいずれかに記載の半導体装置であって、
前記第８半導体層の平面視での面積は、前記第６半導体層と前記第７半導体層を合わせた領域の平面視での面積の２０％以上である、
半導体装置。
【請求項７】
請求項１から６のいずれかに記載の半導体装置であって、
前記第８半導体層は、前記第６半導体層のうち第１導電型の不純物濃度が１．０Ｅ＋１６/ｃｍ
３
以下の領域、には形成されない、
半導体装置。
【請求項８】
請求項１から７のいずれかに記載の半導体装置であって、
前記ダイオード領域は前記半導体基体の前記第１主面側の表面から前記第２半導体層に達するトレンチゲートにより複数のユニットセル領域に区切られており、
前記ダイオード領域のうち前記トランジスタ領域と隣接する前記ユニットセル領域での、前記第８半導体層の平面視での面積の前記第６半導体層と前記第７半導体層を合わせた領域の平面視での面積に対する割合、は、前記ダイオード領域のうち前記トランジスタ領域と隣接しない前記ユニットセル領域での、前記第８半導体層の平面視での面積の前記第６半導体層と前記第７半導体層を合わせた領域の平面視での面積に対する割合、より高い、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は半導体装置に関するものである。
続きを表示（約 4,400 文字）【背景技術】
【０００２】
一般にパワーデバイスには、耐圧保持能力、動作時に素子が破壊に至らないための安全動作領域の保証など様々な要求があるが、その中の大きな一つに低損失化がある。パワーデバイスの低損失化は装置の小型化、軽量化などの効果があり、広い意味ではエネルギー消費低減による地球環境への配慮へつながる効果がある。さらに、これらの特性を、出来る限り低コストで実現することが要求されている。
【０００３】
上記の問題を解決する一つの手段としてＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）とダイオードの特性を一つの構造で形成する逆導通ＩＧＢＴ(ＲＣ－ＩＧＢＴ、Ｒｅｖｅｒｓｅ－ＣｏｎｄｕｃｔｉｎｇＩＧＢＴ)が提案されている。
【０００４】
この逆導通ＩＧＢＴには幾つかの技術的課題があり、その一つはダイオード動作時のリカバリ損失が大きい点である。特許文献１では、ダイオード動作時のリカバリ損失を改善するために、ダイオード領域のｐ
＋
型コンタクト層の面積比率を少なくする構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
特許第５９２４４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、ダイオード領域のｐ
＋
型コンタクト層の面積比率を少なくしてダイオード動作時のリカバリ損失を低減させる手段を取ると、リカバリ損失が低減する代わりに順方向電圧降下が悪化するというトレードオフがある。逆導通ＩＧＢＴの性能改善においては、ダイオード動作時のリカバリ損失と順方向電圧降下の間のトレードオフの関係の改善が重要である。
【０００７】
本開示はこのような問題を改善するためのものであり、ダイオード動作時のリカバリ損失と順方向電圧降下の間のトレードオフの関係が改善された逆導通ＩＧＢＴを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本開示の一態様の半導体装置は、トランジスタとダイオードとが共通の半導体基体に形成された半導体装置であって、半導体基体は、一方主面および他方主面としての第１主面および第２主面と、トランジスタが形成されたトランジスタ領域と、ダイオードが形成されたダイオード領域と、を有し、トランジスタ領域は、半導体基体の第２主面側に設けられた第１導電型の第１半導体層と、第１半導体層上に設けられた第２導電型の第２半導体層と、第２半導体層よりも半導体基体の第１主面側に設けられた第１導電型の第３半導体層と、第３半導体層上に設けられた第２導電型の第４半導体層と、第４半導体層に電気的に接続された第２電極と、第１半導体層に電気的に接続された第１電極と、を備え、ダイオード領域は、半導体基体の第２主面側に設けられた第２導電型の第５半導体層と、第５半導体層上に設けられた第２半導体層と、第２半導体層よりも半導体基体の第１主面側に設けられた第１導電型の第６半導体層と、第６半導体層上に設けられた第２導電型の第８半導体層と、第８半導体層上に設けられ第６半導体層よりも第１導電型の不純物濃度が高い第１導電型の第７半導体層と、第７半導体層に電気的に接続された第２電極と、第５半導体層に電気的に接続された第１電極と、を備えている、半導体装置である。
【発明の効果】
【０００９】
本開示の一態様の半導体装置では、第８半導体層が設けられているため、第８半導体層が無い場合と比べ、第７半導体層の面積比率を減らさずに、リカバリ動作時のリカバリピーク電流の低減や、リカバリ損失の低減の効果を得ることができる。このように、第８半導体層により、リカバリ損失と順方向電圧降下の間のトレードオフの関係が改善される。
【図面の簡単な説明】
【００１０】
実施の形態１のストライプ型の半導体装置の全体平面図である。
実施の形態１のアイランド型の半導体装置の全体平面図である。
実施の形態１の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の平面図である。
実施の形態１の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態１の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態１の半導体装置のＩＧＢＴ領域と外周領域の境界部分の断面図である。
実施の形態１の半導体装置のダイオード領域と外周領域の境界部分の断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の製造方法を説明する断面図である。
実施の形態１の半導体装置の欠陥領域の面積比率とリカバリ電流ピーク値の関係を説明する図である。
実施の形態２の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態２の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態２の半導体装置の製造方法を説明する断面図である。
実施の形態２の半導体装置の製造方法を説明する断面図である。
実施の形態２の半導体装置の製造方法を説明する断面図である。
実施の形態２の半導体装置の製造方法を説明する断面図である。
実施の形態３の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態３の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態３の半導体装置の製造方法を説明する断面図である。
実施の形態３の半導体装置の製造方法を説明する断面図である。
実施の形態３の半導体装置の製造方法を説明する断面図である。
実施の形態３の半導体装置の製造方法を説明する断面図である。
実施の形態３の半導体装置の製造方法を説明する断面図である。
実施の形態３の半導体装置の製造方法を説明する断面図である。
実施の形態４の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態４の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態４の半導体装置の製造方法を説明する断面図である。
実施の形態４の半導体装置の製造方法を説明する断面図である。
実施の形態４の半導体装置の製造方法を説明する断面図である。
実施の形態４の半導体装置の製造方法を説明する断面図である。
実施の形態５の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態５の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態５の半導体装置の製造方法を説明する断面図である。
実施の形態５の半導体装置の製造方法を説明する断面図である。
実施の形態５の半導体装置の製造方法を説明する断面図である。
実施の形態５の半導体装置の製造方法を説明する断面図である。
実施の形態６の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の平面図である。
実施の形態６の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態６の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態７の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の平面図である。
実施の形態７の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態７の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態８の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の平面図である。
実施の形態８の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態８の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態９の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態９の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態１０の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態１０の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態１１の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態１１の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態１２の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の平面図である。
実施の形態１２の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態１２の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
実施の形態１３の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
比較例の半導体装置のＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許