特許ウォッチ

公開番号2024164948
公報種別公開特許公報(A)
公開日2024-11-28
出願番号2023080697
出願日2023-05-16
発明の名称制御回路、および、三相力率改善装置
出願人株式会社ダイヘン
代理人個人,個人
主分類H02M 7/12 20060101AFI20241121BHJP(電力の発電,変換,配電)
要約【課題】三相交流電源の周波数が急速に変化した場合でも、制御対象機器の動作が不安定になることを抑制できる制御回路を提供する。
【解決手段】制御回路A1において、三相交流電源の三相の検出信号を回転座標軸上の二相信号に変換する二相変換部121と、三相交流電源の第2検出信号を入力され、第2検出信号から検出された第1周波数より低い第2周波数に基づく正弦波信号を生成して、二相変換部121に出力する位相検出部14と、を備えた。
【選択図】図1
特許請求の範囲【請求項１】
三相交流電源の三相の検出信号を回転座標軸上の二相信号に変換する二相変換部と、
前記三相交流電源の第２検出信号を入力され、前記第２検出信号から検出された第１周波数より低い第２周波数に基づく正弦波信号を生成して、前記二相変換部に出力する位相検出部と、
を備えている、
制御回路。
続きを表示（約 1,300 文字）【請求項２】
前記位相検出部は、
前記第２検出信号が負の値から正の値に切り替わるゼロクロスタイミングを検出するゼロクロス検出部と、
所定のクロック信号を出力するクロック出力部と、
前記ゼロクロス検出部がゼロクロスタイミングを検出してから、次のゼロクロスタイミングを検出するまでの間、前記クロック信号をカウントするクロックカウント部と、
複数のカウント値にそれぞれ関連付けて正弦波データを記憶する波形テーブルと、
前記クロックカウント部がカウントしたカウント数に、１より大きい周波数調整係数を乗算した値に基づいて、前記波形テーブルの各カウント値を設定するカウント値設定部と、
前記ゼロクロス検出部がゼロクロスタイミングを検出したときから、前記クロック信号をカウントした数が前記波形テーブルに設定されたいずれかのカウント値になったときに、当該カウント値に関連付けられている正弦波データを読み出す読出部と、
を備えている、
請求項１に記載の制御回路。
【請求項３】
前記位相検出部は、前記第２検出信号が正の値から負の値に切り替わる逆ゼロクロスタイミングを検出する逆ゼロクロス検出部をさらに備え、
前記読出部は、前記ゼロクロス検出部がゼロクロスタイミングを検出したとき、および、前記逆ゼロクロス検出部が逆ゼロクロスタイミングを検出したときから、前記クロック信号のカウントを開始する、
請求項２に記載の制御回路。
【請求項４】
前記第２検出信号の周波数変化を検出する変化検出部をさらに備え、
前記位相検出部は、前記周波数変化が所定値より大きい場合、前記第１周波数より低い前記第２周波数に基づく正弦波信号を生成し、前記周波数変化が前記所定値以下の場合、前記第１周波数に基づく正弦波信号を生成する、
請求項１に記載の制御回路。
【請求項５】
前記二相変換部と同様の構成の第２の二相変換部および第３の二相変換部と、
前記位相検出部と同様の構成の第２の位相検出部および第３の位相検出部と、
をさらに備え、
前記三相はｕ相、ｖ相、およびｗ相を含んでおり、
前記二相変換部は、ｕ相、ｖ相、ｗ相の順で、前記三相の検出信号を入力され、
前記第２の二相変換部は、ｖ相、ｗ相、ｕ相の順で、前記三相の検出信号を入力され、
前記第３の二相変換部は、ｗ相、ｕ相、ｖ相の順で、前記三相の検出信号を入力され、
前記位相検出部に入力される前記第２検出信号は、ｕ相に関する検出信号であり、
前記第２の位相検出部は、ｖ相に関する第３検出信号を入力され、
前記第３の位相検出部は、ｗ相に関する第４検出信号を入力される、
請求項１に記載の制御回路。
【請求項６】
請求項１ないし５のいずれかに記載の制御回路と、
前記制御回路によって制御される力率改善回路と、
を備えている、
三相力率改善装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、三相交流電源の三相の検出信号を回転座標軸上の二相の信号に変換して制御を行う制御回路、および、当該制御回路を備えている三相力率改善装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
各種電力変換装置などの制御において、三相交流電流を検出した三相の電流検出信号を回転座標軸上の二相の信号に変換してから制御を行う制御回路が知られている。例えば特許文献１には、このような制御を行うＡＣ／ＤＣ双方向コンバータが開示されている。当該ＡＣ／ＤＣ双方向コンバータの制御回路は、電流検出器により検出された三相の電流フィードバック信号を、３相－２相電流フィードバック演算器によって、ｄ軸電流フィードバック信号とｑ軸電流フィードバック信号に変換する。そして、当該制御回路は、ｄ軸電流フィードバック信号に基づく制御により演算処理されたｄ軸電圧指令信号と、ｑ軸電流フィードバック信号に基づく制御により演算処理されたｑ軸電圧指令信号とを、２相－３相電圧指令演算器によって、三相の電圧指令信号に変換する。３相－２相電流フィードバック演算器および２相－３相電圧指令演算器は、ＡＣ電源の電源電圧信号から演算された電気角θ２信号に基づいて、ＡＣ電源と同期した演算処理を行う。
【０００３】
また、電気角θ２信号の代わりに、ＡＣ電源と同期した正弦波信号および余弦波信号を座標変換の各演算器に入力する方法がある。当該方法では、検出されたＡＣ電源の電源電圧信号と位相および周波数を一致させた正弦波信号および余弦波信号を、例えばデジタルＰＬＬ（Phase-locked loop）回路を用いて生成する。
【先行技術文献】
【特許文献】
【０００４】
特開２００６－１８７０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＡＣ電源が商用電源などの、機器の電源容量に対して十分余裕を持った電源の場合、電源の周波数が安定しているので、ＡＣ電源の電源電圧信号と、各演算器に入力される正弦波信号および余弦波信号（以下では、「座標変換用信号」とする）とで、周波数および位相のずれはほとんどない。しかし、ＡＣ電源がエンジン発電機などの電源容量に余裕のない電源の場合、機器の起動時や停止時において、周波数が急速に変化する場合がある。座標変換用信号を決めるには最短でも１周期前の電源の位相および周波数の情報が必要であり、演算の時間を考えると、数周期前の情報を用いて座標変換用信号を決定することになる。デジタルＰＬＬでは、電源電圧信号が負の値から正の値に切り替わるゼロクロスと同期して座標変換用信号を生成するが、最低でも１周期前の周波数で制御を行うことになる。したがって、周波数が急速に変化した場合、電源電圧信号と座標変換用信号とで位相のずれが生じる。図６（ａ）に示すように、電源電圧信号（波形ａとして破線で示している）の周波数が急速に減少した場合、座標変換用信号（波形ｂとして実線で示している）は、各矢印ｃで示すタイミングで同期されて、歪んだ波形になる。また、図６（ｂ）に示すように、電源電圧信号（波形ａとして破線で示している）の周波数が急速に増加した場合、座標変換用信号（波形ｂとして実線で示している）は、各矢印ｃで示すタイミングで同期されて、歪んだ波形になる。このように、座標変換用信号が歪んだ波形になると、各演算器での変換処理が精度よく行われなくなり、制御回路が制御する機器の動作が不安定になる。周波数の変化速度が大きい場合は、座標変換用信号の作成の演算遅れによって、座標変換用信号の情報が２周期、３周期前の電源電圧信号の情報になるので、さらに変換精度が悪くなる。
【０００６】
本発明は上記した事情のもとで考え出されたものであって、三相交流電源の周波数が急速に変化した場合でも、制御対象機器の動作が不安定になることを抑制できる制御回路を提供することをその目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【０００８】
本発明の第１の側面によって提供される制御回路は、三相交流電源の三相の検出信号を回転座標軸上の二相信号に変換する二相変換部と、前記三相交流電源の第２検出信号を入力され、前記第２検出信号から検出された第１周波数より低い第２周波数に基づく正弦波信号を生成して、前記二相変換部に出力する位相検出部と、を備えている。
【０００９】
本発明の好ましい実施の形態においては、前記位相検出部は、前記第２検出信号が負の値から正の値に切り替わるゼロクロスタイミングを検出するゼロクロス検出部と、所定のクロック信号を出力するクロック出力部と、前記ゼロクロス検出部がゼロクロスタイミングを検出してから、次のゼロクロスタイミングを検出するまでの間、前記クロック信号をカウントするクロックカウント部と、複数のカウント値にそれぞれ関連付けて正弦波データを記憶する波形テーブルと、前記クロックカウント部がカウントしたカウント数に、１より大きい周波数調整係数を乗算した値に基づいて、前記波形テーブルの各カウント値を設定するカウント値設定部と、前記ゼロクロス検出部がゼロクロスタイミングを検出したときから、前記クロック信号をカウントした数が前記波形テーブルに設定されたいずれかのカウント値になったときに、当該カウント値に関連付けられている正弦波データを読み出す読出部と、を備えている。
【００１０】
本発明の好ましい実施の形態においては、前記位相検出部は、前記第２検出信号が正の値から負の値に切り替わる逆ゼロクロスタイミングを検出する逆ゼロクロス検出部をさらに備え、前記読出部は、前記ゼロクロス検出部がゼロクロスタイミングを検出したとき、および、前記逆ゼロクロス検出部が逆ゼロクロスタイミングを検出したときから、前記クロック信号のカウントを開始する。
（【００１１】以降は省略されています）

関連特許