TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
公開番号
2024135930
公報種別
公開特許公報(A)
公開日
2024-10-04
出願番号
2023046846
出願日
2023-03-23
発明の名称
プロセッサパッケージ及び情報処理装置
出願人
富士通株式会社
代理人
弁理士法人真田特許事務所
,
個人
主分類
G06F
11/36 20060101AFI20240927BHJP(計算;計数)
要約
【課題】デバッグ用の出力ピンの数を減らす。
【解決手段】プロセッサの複数のデバッグ部21~24から出力されたデバック信号に、出力したデバッグ部21~24を区別する制御コードをそれぞれ付加する付加部112と、制御コードを付加した信号を一つの信号にまとめるマルチプレクサ部111と、まとめられた信号を出力する出力ピン102と、を備える。
【選択図】図2
特許請求の範囲
【請求項1】
プロセッサの複数のデバッグ部から出力されたデバック信号に、出力したデバッグ部を区別する制御コードをそれぞれ付加する付加部と、
前記制御コードを付加した信号を一つの信号にまとめるマルチプレクサ部と、
前記まとめられた信号を出力する出力ピンと、
を備える、プロセッサパッケージ。
続きを表示(約 650 文字)
【請求項2】
信号の入力を受け付ける入力ピンと、
前記制御コードを参照して前記入力された信号を振り分けるデマルチプレクサ部と、
前記振り分けられた信号から前記制御コードを削除して、複数のデバッグ部のうち前記制御コードに対応するデバック部に前記制御コードを削除した信号を出力する削除部と、
を更に備える、請求項1に記載のプロセッサパッケージ。
【請求項3】
前記出力ピンは、前記マルチプレクサ部によって前記まとめられた信号を任意の順序で出力する、
請求項1又は2に記載のプロセッサパッケージ。
【請求項4】
プロセッサパッケージとシステム制御チップとを有する情報処理装置であって、
前記プロセッサパッケージは、
プロセッサの複数のデバッグ部から出力されたデバック信号に、出力したデバッグ部を区別する制御コードをそれぞれ付加する第1付加部と、
前記制御コードを付加した信号を一つの信号にまとめる第1マルチプレクサ部と、
前記まとめられた信号を出力する出力ピンと、
を備え、
前記システム制御チップは、
前記制御コードを参照して前記出力ピンから出力された信号を振り分ける第1デマルチプレクサ部と、
前記振り分けられた信号から前記制御コードを削除して、前記制御コードに対応する画面に前記制御コードを削除した信号を出力する第1削除部と、
を備える、情報処理装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、プロセッサパッケージ及び情報処理装置に関する。
続きを表示(約 1,000 文字)
【背景技術】
【0002】
Central Processing Unit(CPU)パッケージ内に複数の制御マイコンを内蔵するのが近年のトレンドとなっている。複数の制御マイコンのそれぞれが、セキュリティや電源制御等を担っている。
【0003】
デバッグの観点でそれぞれの制御マイコンの出力を同時に参照するためには、Application(AP)用のプロセッサにおいて多数のピンを使用する。一方、デバッグ用途でのピン数は極力減らしたい。
【0004】
また、セキュリティレベル(例えば、Realm/Root/Secure/Non-Secureの4種類)ごとに異なるサービスが動作する場合には、それぞれ別々に出力を参照したいことがある。
【0005】
計算速度向上のためコア数を増加させると、コアを管理する制御マイコンの必要数も増加する。コア数が増加するとコア制御のための処理が増加し、レイテンシが増大し、電力効率が落ちる。よって、コア数増に合わせてマイコン数も増やす必要がある。
【先行技術文献】
【特許文献】
【0006】
特開平3-90955号公報
特開2004-164367号公報
特開2006-155671号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
パッケージに内蔵するマイコンの種類及び数が増すごとに、別々に操作したいデバッグ入出力の数は増える一方、デバッグ入出力のためのピン数が増加するとCPUパッケージ面積が増大するおそれがある。
【0008】
1つの側面では、デバッグ用の出力ピンの数を減らすことを目的とする。
【課題を解決するための手段】
【0009】
1つの側面では、プロセッサパッケージは、プロセッサの複数のデバッグ部から出力されたデバック信号に、出力したデバッグ部を区別する制御コードをそれぞれ付加する付加部と、前記制御コードを付加した信号を一つの信号にまとめるマルチプレクサ部と、前記まとめられた信号を出力する出力ピンと、を備える。
【発明の効果】
【0010】
1つの側面では、デバッグ用の出力ピンの数を減らすことができる。
【図面の簡単な説明】
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
富士通株式会社
ラック装置
25日前
富士通株式会社
リスクと診断
26日前
富士通株式会社
プロセッサパッケージ
3日前
富士通株式会社
試験装置および試験方法
1か月前
富士通株式会社
光受信機及び光受信方法
1か月前
富士通株式会社
光増幅器および光増幅方法
16日前
富士通株式会社
信号処理装置及び信号処理方法
24日前
富士通株式会社
変換プログラムおよび変換方法
10日前
富士通株式会社
光センサ及び光センサの製造方法
24日前
富士通株式会社
歩容認識装置、方法及び電子機器
16日前
富士通株式会社
光送信器およびタイミング調整方法
1か月前
富士通株式会社
機械学習プログラム、方法、及び装置
24日前
富士通株式会社
機械学習プログラム、方法、及び装置
24日前
富士通株式会社
ネットワーク装置及びモデル学習方法
1か月前
富士通株式会社
表示制御プログラム、方法、及び装置
1か月前
富士通株式会社
マルチチャネルパワープロファイル推定
9日前
富士通株式会社
制御プログラム、制御方法及び情報処理装置
1か月前
富士通株式会社
試験方法、試験プログラム及び情報処理装置
1か月前
富士通株式会社
制御装置,制御方法および分散処理システム
17日前
富士通株式会社
評価プログラム、評価装置及び評価システム
3日前
富士通株式会社
推定プログラム、推定方法および情報処理装置
1か月前
富士通株式会社
プログラム、情報処理方法および情報処理装置
1か月前
富士通株式会社
機械学習のためのグラフセット分析及び可視化
1か月前
富士通株式会社
推定プログラム、推定方法および情報処理装置
1か月前
富士通株式会社
試験装置,試験方法および情報処理プログラム
16日前
富士通株式会社
演算プログラム、演算方法、および情報処理装置
17日前
富士通株式会社
プログラム、情報処理装置および情報処理システム
1か月前
富士通株式会社
プログラム、情報処理方法およびクラスタシステム
1か月前
富士通株式会社
試験制御プログラム,試験システムおよび試験方法
24日前
富士通株式会社
情報処理プログラム、情報処理方法及び情報処理装置
1か月前
富士通株式会社
光ネットワーク管理装置及び光ネットワーク管理方法
1か月前
富士通株式会社
デバッグプログラム、情報処理装置及びデバッグ方法
1か月前
富士通株式会社
情報処理装置、情報処理方法および情報処理プログラム
16日前
富士通株式会社
情報処理プログラム、情報処理装置および情報処理方法
1か月前
富士通株式会社
画像生成プログラム、画像生成方法および情報処理装置
1か月前
富士通株式会社
機械学習プログラム、機械学習装置及び機械学習システム
3日前
続きを見る
他の特許を見る