特許ウォッチ

公開番号2024123961
公報種別公開特許公報(A)
公開日2024-09-12
出願番号2023031812
出願日2023-03-02
発明の名称フィルタ設計装置、フィルタ設計方法及びプログラム
出願人日本電信電話株式会社,国立大学法人広島大学
代理人弁理士法人志賀国際特許事務所
主分類G06F 30/337 20200101AFI20240905BHJP(計算;計数)
要約【課題】場当たり的に得られたディジタルフィルタが用いられる頻度を低減する技術を提供すること。
【解決手段】本発明の一態様は、設計対象のディジタルフィルタの最適化であって、前記設計対象の各フィルタ係数の表現ビット長の総和が、設計後の前記設計対象が使用される場面において前記各フィルタ係数の表現に使用可能、なビット長の総和以下である、というビット長条件、を満たす最適化、を行う制御部、を備えるフィルタ設計装置、である。
【選択図】図1
特許請求の範囲【請求項１】
設計対象のディジタルフィルタの最適化であって、前記設計対象の各フィルタ係数の表現ビット長の総和が、設計後の前記設計対象が使用される場面において前記各フィルタ係数の表現に使用可能、なビット長の総和以下である、というビット長条件、を満たす最適化、を行う制御部、
を備えるフィルタ設計装置。
続きを表示（約 1,100 文字）【請求項２】
前記制御部は、前記最適化として、
前記各フィルタ係数の表現ビット長に対して長さの制約を課すこと無く前記設計対象の伝達関数の最適化を行う自由最適化処理と、
前記自由最適化処理の結果に基づき、前記設計対象のフィルタ係数のうち値が非ゼロであるフィルタ係数と、前記値がゼロではないフィルタ係数である非ゼロ係数と、を判定するフィルタ判定処理と、
前記フィルタ判定処理によって非ゼロであると判定されたフィルタ係数の表現ビット長を推定する表現ビット長推定処理と、
を含む係数推定処理と、
前記設計対象の前記各フィルタ係数の表現ビット長の組合せであって、
前記フィルタ判定処理によって値がゼロであると表現されたフィルタ係数の値がゼロであり、前記フィルタ判定処理によって値が非ゼロであると表現されたフィルタ係数の値が非ゼロである、という条件である第１組合せ条件と、
各フィルタ係数の表現ビット長の総和が、設計後の前記設計対象が使用される場面において各フィルタ係数の表現に使用可能、なビット長の総和以下である、という条件である第２組合せ条件と、
他の組合せとは、少なくとも１つの非ゼロ係数について表現ビット長が異なる、という条件である第３組合せ条件と、
各非ゼロ係数の表現ビット長は、前記表現ビット長推定処理で推定された各非ゼロ係数の表現ビット長以下、という条件である第４組合せ条件と、
を満たす組合せである表現ビット組合せ、の集合である表現ビット組合せ集合、に含まれる前記表現ビット組合せのうち、前記フィルタ係数を要素とするベクトルｖと前記フィルタ係数の１次項の重みを要素とするベクトルθとによって表現されたコスト関数である２θｖ＋ｖ
Ｔ
θｖの値を最小にする前記表現ビット組合せ、を推定する最適組合せ推定処理と、
を実行する、
請求項１に記載のフィルタ設計装置。
【請求項３】
前記係数推定処理は、ＬＡＳＳＯを実行する処理である、
請求項２に記載のフィルタ設計装置。
【請求項４】
設計対象のディジタルフィルタの最適化であって、前記設計対象の各フィルタ係数の表現ビット長の総和が、設計後の前記設計対象が使用される場面において前記各フィルタ係数の表現に使用可能、なビット長の総和以下である、というビット長条件、を満たす最適化、を行う制御ステップ、
を有するフィルタ設計方法。
【請求項５】
請求項１～３のいずれか一項に記載のフィルタ設計装置としてコンピュータを機能させるためのプログラム。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、フィルタ設計装置、フィルタ設計方法及びプログラムに関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
ディジタルフィルタは、乗算器、加算器、遅延器により構成されるディジタル信号処理回路であり、通信、音声・音響処理、画像処理、計測・制御など多くの分野で利用されている。特に、スマートフォンや補聴器といった小型端末でディジタルフィルタ実装する場合、低消費電力で駆動することが強く望まれる。ディジタルフィルタは伝達関数の違いから、有限インパルス応答（ＦＩＲ）フィルタと無限インパルス応答（ＩＩＲ）とに分類される。
【０００３】
ＩＩＲフィルタは小さい次数でＦＩＲフィルタと同等の精度を実現できるが、伝達関数に分母多項式が存在することから、安定条件を考慮して設計する必要がある。また近年、ディジタルフィルタの設計にスパースモデリングを応用する技術の研究が盛んに行われている。具体的には、０係数を持つようにディジタルフィルタを設計することで、従来の設計法よりも高精度な特性を得る技術の研究である。
【先行技術文献】
【非特許文献】
【０００４】
平川友大, 中本昌由, 山本透, "Lagrange未定乗数法を用いたスパースIIRディジタルフィルタの一設計", 第57回自動制御連合講演会 2014年11月10日-12日
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術では、フィルタ係数の表現に必要なビット長を考慮した設計になっていない。そのため、実際にフィルタが利用される場面において、使用可能な消費メモリに合わせるように設計からの変更が必要だった。変更を行う際は、変更の適切な方針が無いため、フィルタ係数の表現に必要なビット長をフィルタ係数によらず所定の長さだけ減らすことや、係数が零ではない非零のフィルタの数を１つずつ減らしていくこと、が行われていた。このように従来の技術では、場当たり的な、すなわち、その場の思い付きによって、ディジタルフィルタが得られる場合があった。その結果、使用されるディジタルフィルタは、必ずしも適切ではない場合があった。
【０００６】
上記事情に鑑み、本発明は、場当たり的に得られたディジタルフィルタが用いられる頻度を低減する技術を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の一態様は、設計対象のディジタルフィルタの最適化であって、前記設計対象の各フィルタ係数の表現ビット長の総和が、設計後の前記設計対象が使用される場面において前記各フィルタ係数の表現に使用可能、なビット長の総和以下である、というビット長条件、を満たす最適化、を行う制御部、を備えるフィルタ設計装置である。
【０００８】
本発明の一態様は、設計対象のディジタルフィルタの最適化であって、前記設計対象の各フィルタ係数の表現ビット長の総和が、設計後の前記設計対象が使用される場面において前記各フィルタ係数の表現に使用可能、なビット長の総和以下である、というビット長条件、を満たす最適化、を行う制御ステップ、を有するフィルタ設計方法である。
【０００９】
本発明の一態様は、上記のフィルタ設計装置としてコンピュータを機能させるためのプログラムである。
【発明の効果】
【００１０】
本発明によれば、場当たり的に得られたディジタルフィルタが用いられる頻度を低減することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許