特許ウォッチ

公開番号2024118423
公報種別公開特許公報(A)
公開日2024-08-30
出願番号2023220297
出願日2023-12-27
発明の名称回路基板及びその製造方法
出願人サムソンエレクトロ-メカニックスカンパニーリミテッド.
代理人弁理士法人共生国際特許事務所
主分類H05K 3/46 20060101AFI20240823BHJP(他に分類されない電気技術)
要約【課題】パッケージ全体の厚さを減らし、外形加工及びデスミア工程を削除することができ、工程にかかる時間を短縮することができる回路基板及びその製造方法を提供する。
【解決手段】本発明による回路基板100は、少なくとも一つの配線層ML及び少なくとも一つのビア層VLを埋め込み、対向する第1面ILaと第2面ILbとを有する絶縁層ILと、を有する。第1配線層ML1は、絶縁層ILの第1面ILa上に一部突出し、絶縁層ILに一部が埋め込められ、絶縁層ILの第1面ILaから突出した第1配線層ML1の表面には、表面処理層SFLが配置される。絶縁層ILは、第1面ILaから陥没した凹状のキャビティCVを有し、ビア層VLの一部は、キャビティCVの底面FLを通じて絶縁層ILから露出する。
【選択図】図1
特許請求の範囲【請求項１】
少なくとも一つの配線層及び少なくとも一つのビア層を埋め込み、対向する第１面と第２面とを有する絶縁層と、
前記絶縁層の前記第１面上に一部突出し、前記絶縁層に一部が埋め込められる第１配線層と、を有し、
前記絶縁層は、前記第１面から陥没した凹状のキャビティを有し、
前記ビア層の一部は、前記キャビティの底面を通じて前記絶縁層から露出することを特徴とする回路基板。
続きを表示（約 900 文字）【請求項２】
前記絶縁層の前記第１面から突出した前記第１配線層の表面に配置される表面処理層をさらに有することを特徴とする請求項１に記載の回路基板。
【請求項３】
前記表面処理層は、ニッケル、パラジウム、及び金を含むことを特徴とする請求項２に記載の回路基板。
【請求項４】
前記キャビティは、底面と内側面の表面粗さが同じであることを特徴とする請求項１に記載の回路基板。
【請求項５】
前記絶縁層の前記第２面上に配置されるソルダレジスト層をさらに有することを特徴とする請求項１に記載の回路基板。
【請求項６】
前記キャビティの底面の表面粗さと前記絶縁層の前記第１面の表面粗さとが同じであることを特徴とする請求項１に記載の回路基板。
【請求項７】
キャリア基板上にキャビティパターン層を形成する段階と、
前記キャビティパターン層上にキャビティ導電層を形成する段階と、
前記キャビティパターン層と前記キャビティ導電層が埋め込められるように第１絶縁層を形成する段階と、
前記キャリア基板から前記キャビティパターン層を分離し、前記キャビティパターン層及び前記キャビティ導電層をエッチングして前記第１絶縁層にキャビティを形成する段階と、を有することを特徴とする回路基板製造方法。
【請求項８】
前記キャリア基板上の前記キャビティパターン層が形成される領域を除いた領域に第１導電層を形成する段階と、
前記キャビティ形成後、前記第１導電層をエッチングして除去するする段階と、をさらに有することを特徴とする請求項７に記載の回路基板製造方法。
【請求項９】
前記第１導電層上に第１配線層を形成する段階をさらに有することを特徴とする請求項８に記載の回路基板製造方法。
【請求項１０】
前記第１導電層上の前記第１配線層が形成されない領域に第２導電層を形成する段階をさらに有することを特徴とする請求項９に記載の回路基板製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、回路基板及びその製造方法に関し、特に、製造工程にかかる時間を短縮することができる回路基板及びその製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
回路基板は、絶縁材に銅のような伝導性材料で回路パターンを形成したものであり、携帯電話をはじめとするＩＴ分野の電子機器が小型化されることに伴い、回路基板にキャビティを形成し、キャビティ内にＩＣ、能動素子又は受動素子などの電子部品を実装する方法が提案された。
【０００３】
一般的に外形加工工程を通じてキャビティを形成する。
この場合、キャビティ内部に炭化及び異物が発生し、基板が汚染され、収率が低下する危険がある。
また異物を除去するために、デスミア（Ｄｅｓｍｅａｒ）工程が追加的に行われて工程の所要時間が増加する。
そこで、外形加工工程の代わりに回路工程を利用してキャビティを形成することができる方法に対する開発の必要となり、課題となっている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１１－４０６４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記従来の回路基板における課題に鑑みてなされたものであって、本発明の目的は、パッケージ全体の厚さを減らし、外形加工及びデスミア工程を削除することができ、工程にかかる時間を短縮することができる回路基板及びその製造方法を提供することにある。
また、キャビティの大きさ及び高さの制御が容易であり、サイズが均一で整合力に優れたキャビティを形成することができ、回路基板の収率が改善され得る回路基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明による回路基板は、少なくとも一つの配線層及び少なくとも一つのビア層を埋め込み、対向する第１面と第２面とを有する絶縁層と、前記絶縁層の前記第１面上に一部突出し、前記絶縁層に一部が埋め込められる第１配線層と、を有し、前記絶縁層は、前記第１面から陥没した凹状のキャビティを有し、前記ビア層の一部は、前記キャビティの底面を通じて前記絶縁層から露出することを特徴とする。
【０００７】
前記絶縁層の前記第１面から突出した前記第１配線層の表面に配置される表面処理層をさらに有することが好ましい。
前記表面処理層は、ニッケル、パラジウム、及び金を含むことが好ましい。
前記キャビティは、底面と内側面の表面粗さが同じであることが好ましい。
前記絶縁層の前記第２面上に配置されるソルダレジスト層をさらに有することが好ましい。
前記キャビティの底面の表面粗さと前記絶縁層の前記第１面の表面粗さとが同じであることが好ましい。
【０００８】
上記目的を達成するためになされた本発明による回路基板製造方法は、キャリア基板上にキャビティパターン層を形成する段階と、前記キャビティパターン層上にキャビティ導電層を形成する段階と、前記キャビティパターン層と前記キャビティ導電層が埋め込められるように第１絶縁層を形成する段階と、前記キャリア基板から前記キャビティパターン層を分離し、前記キャビティパターン層及び前記キャビティ導電層をエッチングして前記第１絶縁層にキャビティを形成する段階と、を有することを特徴とする。
【０００９】
前記キャリア基板上の前記キャビティパターン層が形成される領域を除いた領域に第１導電層を形成する段階と、前記キャビティ形成後、前記第１導電層をエッチングして除去するする段階と、をさらに有することが好ましい。
前記第１導電層上に第１配線層を形成する段階をさらに有することが好ましい。
前記第１導電層上の前記第１配線層が形成されない領域に第２導電層を形成する段階をさらに有することが好ましい。
前記第２導電層を除去して前記第１配線層を少なくとも部分的に露出させる段階をさらに有することが好ましい。
前記第１絶縁層外部に露出した前記第１配線層の表面に、ＥＮＥＰＩＧ（ＥｌｅｃｔｒｏｌｅｓｓＮｉＥｌｅｃｔｒｏｌｅｓｓＰｄＩｍｍｅｒｓｉｏｎＧｏｌｄ）方法を通じて、表面処理層を形成する段階をさらに有することが好ましい。
前記キャビティ導電層を形成する段階、前記第１導電層を形成する段階、及び前記第２導電層を形成する段階は、それぞれニッケルメッキ層を形成する段階を含むことが好ましい。
前記第１絶縁層の少なくとも一部を貫通し、少なくとも一部が前記キャビティ導電層と接するように第１ビア層を形成する段階をさらに有することが好ましい。
前記第１絶縁層上に、少なくとも一つの絶縁層、少なくとも一つの配線層、及び少なくとも一つのビア層を形成する段階をさらに有することが好ましい。
前記キャビティパターン層を形成する段階は、銅パターン層を形成する段階を含むことが好ましい。
【発明の効果】
【００１０】
本発明に係る回路基板及びその製造方法によれば、パッケージ全体の厚さを減らし、外形加工及びデスミア工程を削除することができ、工程にかかる時間を短縮することができる。
また、キャビティの大きさ及び高さの制御が容易であり、サイズが均一で整合力に優れたキャビティを形成することができ、回路基板の収率が改善され得る。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許