特許ウォッチ

公開番号2024102517
公報種別公開特許公報(A)
公開日2024-07-31
出願番号2023006452
出願日2023-01-19
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類G06F 17/10 20060101AFI20240724BHJP(計算;計数)
要約【課題】従来の半導体装置は、積和演算に要する消費電力が大きくなる問題があった。
【解決手段】一実施の形態にかかる半導体装置は、積和演算回路において積和演算結果となる累積値regoutを保持するレジスタの初期値を与える初期値設定部23と、レジスタが保持する累積値regoutに含まれる初期値をキャンセルして最終出力値SR1を出力する初期値キャンセル回路24と、を有し、初期値設定部23は、初期値としてゼロ以外の正、又は、負の値を設定する。
【選択図】図5
特許請求の範囲【請求項１】
処理サイクル毎に値が変化する第１のデータ及び第２のデータの積を演算する積算器と、
前記積算器の出力値の累積値を処理サイクル毎に更新した値を保持してレジスタ値として出力するレジスタと、
前記積算器の出力値と前記レジスタ値とを加算して前記累積値を更新する加算器と、
前記レジスタ値の初期値を与える初期値設定部と、
前記レジスタ値に含まれる前記初期値をキャンセルして最終出力値を出力する初期値キャンセル回路と、を有し、
初期値設定部は、前記初期値としてゼロ以外の正、又は、負の値を設定する半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記初期値は、１つの前記最終出力値が確定するまでの前記処理サイクルにおいて前記累積値の符号が反転しない大きさに設定される請求項１に記載の半導体装置。
【請求項３】
前記初期値設定部は、前記レジスタをリセットした際に前記レジスタ値を予め設定された固定値により前記初期値にリセットする請求項１に記載の半導体装置。
【請求項４】
前記初期値設定部は、前記処理サイクルのうち最初の処理サイクルにおいて前記加算器に前記初期値を与え、前記処理サイクルのうち２番目以降の処理サイクルにおいて前記レジスタ値を前記加算器に与えるセレクタである請求項１に記載の半導体装置。
【請求項５】
前記初期値は、前記レジスタと同一半導体チップ上に形成された内蔵記憶装置に記憶された任意の値、或いは、前記レジスタが形成される半導体チップの外部から与えられる任意の値である請求項１に記載の半導体装置。
【請求項６】
前記初期値は、１つの前記最終出力値を確定するために要する前記処理サイクルの数に応じて決定される請求項１に記載の半導体装置。
【請求項７】
１つの前記最終出力値を確定するために要する前記処理サイクルの数と前記初期値との対応関係を記憶したルックアップテーブルを有し、
前記ルックアップテーブルは、１つの前記最終出力値を確定するために要する前記処理サイクルの数に対応して記憶された前記初期値を前記レジスタと前記初期値キャンセル回路に与える請求項１に記載の半導体装置。
【請求項８】
前記第１のデータは、予め決定された値が前記処理サイクル毎に順に変化する値であって、
前記初期値は、１つの前記最終出力値を確定するために要する前記処理サイクルの数と、前記第１のデータによって決まる前記最終出力値の最大値又は最小値と、によって決定される請求項１に記載の半導体装置。
【請求項９】
前記レジスタにおいて前記累積値を表わすビットの１つをそれぞれ保持する複数のＤフリップフロップに供給するクロック信号を、前記初期値の大きさに応じて一部停止するクロックゲーティング回路をさらに有し、
前記クロックゲーティング回路は、前記初期値が小さくなるほど前記クロック信号の供給を停止するＤフリップフロップの個数を増やす請求項１に記載の半導体装置。
【請求項１０】
予め設定されたバイアス値から前記初期値を減算する減算回路を有し、
前記初期値キャンセル回路は、前記減算回路の出力値により、前記累積値から前記初期値をキャンセルするとともに前記初期値をキャンセルした後の前記累積値に前記バイアス値を加算した値を前記最終出力値として出力する請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は半導体装置に関し、例えば、積和演算回路を有する半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
近年、機械学習を利用した人工知能の利用が盛んになってきており、機械学習に要する処理をハードウェアで実現する技術が盛んに開発されている。この機械学習をハードウェアで実現する技術の一例が特許文献１に開示されている。
【０００３】
特許文献１では、複数の第１データを、並列的に出力するメモリと、前記複数の第１データに対応した複数の積和演算回路と、前記複数の積和演算回路に対応し、複数の第２データが並列的に供給され、前記複数の第２データにおいて、対応する積和演算回路によって第１データと演算されるべき第２データの位置を示す付加情報に従って、供給されている前記複数の第２データから第２データを選択して、出力する複数のセレクタと、を備え、前記複数の積和演算回路のそれぞれは、前記複数の第１データにおいて、互いに異なる第１データと、対応するセレクタから出力されている第２データとの間で積和演算を行う、半導体装置。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－１２６２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術では積和演算に要する消費電力が大きくなる問題がある。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態にかかる半導体装置は、積和演算回路において積和演算結果となる累積値を保持するレジスタの初期値を与える初期値設定部と、レジスタが保持する累積値に含まれる初期値をキャンセルして最終出力値を出力する初期値キャンセル回路と、を有し、初期値設定部は、初期値としてゼロ以外の正、又は、負の値を設定する。
【発明の効果】
【０００８】
一実施の形態にかかる半導体装置では、積和演算に要する消費電力を削減することができる。
【図面の簡単な説明】
【０００９】
実施の形態１にかかる半導体装置のブロック図である。
ニューラルネットワーク構造の例を示す図である。
ニューラルネットワークの演算処理の流れを示す模式図である。
実施の形態１にかかる並列演算回路の構成を示すブロック図である。
実施の形態１にかかる積和演算回路の構成を示すブロック図である。
実施の形態１にかかる積和演算回路による計算結果の一例を説明する図である。
実施の形態１にかかる積和演算回路によるレジスタ値の変化のタイミングチャートである。
比較例にかかる積和演算回路によるレジスタ値の変化のタイミングチャートである。
実施の形態１にかかる積和演算回路の構成の別の例を示すブロック図である。
機械学習における重み決定から推論処理を行うまでの処理の流れの一例を説明するフローチャートである。
実施の形態２にかかる積和演算回路の構成を示すブロック図である。
実施の形態２にかかる積和演算回路における初期値決定方法の第１の例を説明する図である。
初期値決定方法の第１の例を適用した場合のトグル率を説明する図である。
実施の形態２にかかる積和演算回路における初期値決定方法の第２の例を説明する図である。
初期値決定方法の第２の例を適用した場合のトグル率を説明する図である。
実施の形態３にかかる積和演算回路の構成を示すブロック図である。
実施の形態４にかかる積和演算回路の構成を示すブロック図である。
実施の形態５にかかる積和演算回路の構成を示すブロック図である。
【発明を実施するための形態】
【００１０】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
（【００１１】以降は省略されています）

関連特許