特許ウォッチ

公開番号2024086404
公報種別公開特許公報(A)
公開日2024-06-27
出願番号2022201513
出願日2022-12-16
発明の名称駆動回路
出願人ミツミ電機株式会社
代理人個人,個人
主分類H03K 17/16 20060101AFI20240620BHJP(基本電子回路)
要約【課題】デッドタイムとブースト期間を精度良く生成可能な駆動回路の提供。
【解決手段】第1ソース電流及び第1シンク電流の流れを停止させるデッドタイムを挟んで前記第1ソース電流及び前記第1シンク電流が交互に流れるように、第1ソース電流源を動作させるソース駆動指令及び第1シンク電流源を動作させるシンク駆動指令をクロックに従って生成するロジック回路と、前記デッドタイムの終了直後に第2ソース電流を駆動端子に流してから前記第2ソース電流の流れを停止させるように第2ソース電流源を動作させるソースブースト信号、及び、前記デッドタイムの終了直後に第2シンク電流を前記駆動端子に流してから前記第2シンク電流の流れを停止させるように第2シンク電流源を動作させるシンクブースト信号を、前記クロックに従って生成する制御回路と、を備える、駆動回路。
【選択図】図6
特許請求の範囲【請求項１】
駆動端子と、
前記駆動端子に流す第１ソース電流を生成する第１ソース電流源と、
前記第１ソース電流に加える第２ソース電流を生成する第２ソース電流源と、
前記駆動端子に流す第１シンク電流を生成する第１シンク電流源と、
前記第１シンク電流に加える第２シンク電流を生成する第２シンク電流源と、
前記第１ソース電流及び前記第１シンク電流の流れを停止させるデッドタイムを挟んで前記第１ソース電流及び前記第１シンク電流が交互に流れるように、前記第１ソース電流源を動作させるソース駆動指令及び前記第１シンク電流源を動作させるシンク駆動指令をクロックに従って生成するロジック回路と、
前記デッドタイムの終了直後に前記第２ソース電流を前記駆動端子に流してから前記第２ソース電流の流れを停止させるように前記第２ソース電流源を動作させるソースブースト信号、及び、前記デッドタイムの終了直後に前記第２シンク電流を前記駆動端子に流してから前記第２シンク電流の流れを停止させるように前記第２シンク電流源を動作させるシンクブースト信号を、前記クロックに従って生成する制御回路と、を備える、駆動回路。
続きを表示（約 1,500 文字）【請求項２】
前記ロジック回路は、パルス幅変調信号を遅延させるアナログ遅延回路を含み、テスト信号が入力されると、前記クロックを使用せずに前記アナログ遅延回路を使用して前記デッドタイムを生成する、請求項１に記載の駆動回路。
【請求項３】
前記制御回路は、前記テスト信号が入力され、且つ、前記クロックが停止することで、前記ソース駆動指令と同じ期間、前記ソースブースト信号を出力し、前記シンク駆動指令と同じ期間、前記シンクブースト信号を出力する、請求項２に記載の駆動回路。
【請求項４】
前記アナログ遅延回路は、前記パルス幅変調信号をＲＣ回路により遅延させる、請求項２に記載の駆動回路。
【請求項５】
駆動端子と、
前記駆動端子に流す第１ソース電流を生成する第１ソース電流源と、
前記第１ソース電流に加える第２ソース電流を生成する第２ソース電流源と、
前記駆動端子に流す第１シンク電流を生成する第１シンク電流源と、
前記第１シンク電流に加える第２シンク電流を生成する第２シンク電流源と、
ソース駆動指令がオン指令になると、前記第１ソース電流と前記第２ソース電流を前記駆動端子に流してから前記第２ソース電流の流れを停止し、前記ソース駆動指令がオフ指令になると、前記第１ソース電流の流れを停止し、シンク駆動指令がオン指令になると、前記第１シンク電流と前記第２シンク電流を前記駆動端子に流してから前記第２シンク電流の流れを停止し、前記シンク駆動指令がオフ指令になると、前記第１シンク電流の流れを停止する制御回路と、を備え、
前記制御回路は、前記シンク駆動指令がオフ指令になってから前記ソース駆動指令がオン指令になるまでの第１デッドタイム、前記ソース駆動指令がオフ指令になってから前記シンク駆動指令がオン指令になるまでの第２デッドタイム、前記第１ソース電流に前記第２ソース電流を加える第１ブースト期間、前記第１シンク電流に前記第２シンク電流を加える第２ブースト期間を共通のクロックに従って生成する、駆動回路。
【請求項６】
前記ソース駆動指令及び前記シンク駆動指令は、前記クロックに同期して変化する指令信号に従って生成される、請求項１から５のいずれか一項に記載の駆動回路。
【請求項７】
前記制御回路は、前記第１ソース電流の出力有無を制御する第１制御トランジスタと、前記第２ソース電流の出力有無を制御する第２制御トランジスタと、を含み、
前記第１ソース電流源は、前記第１ソース電流を出力する第１出力トランジスタと、前記第１制御トランジスタが接続される第１入力トランジスタと、を含み、
前記第２ソース電流源は、前記第２ソース電流を出力する第２出力トランジスタと、前記第２制御トランジスタが接続される第２入力トランジスタと、を含む、請求項１から５のいずれか一項に記載の駆動回路。
【請求項８】
前記制御回路は、前記第１シンク電流及び前記第２シンク電流の出力有無を制御する第３制御トランジスタを含み、
前記第１シンク電流源は、前記第３制御トランジスタを介して前記第１シンク電流を前記駆動端子に流す第３出力トランジスタを含み、
前記第２シンク電流源は、前記第３制御トランジスタを介して前記第２シンク電流を前記駆動端子に流す第４出力トランジスタを含む、請求項７に記載の駆動回路。
【請求項９】
前記第３制御トランジスタの耐圧は、前記第３出力トランジスタ及び前記第４出力トランジスタの耐圧よりも高い、請求項８に記載の駆動回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、駆動回路に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
ＥＭＣ対策のため、スルーレート制御によってトランジスタを駆動する技術が知られている（例えば、特許文献１の図２ａ及び図２ｂ参照）。
【０００３】
特許文献１の図２ａに示されるように、スルーレート制御では、ターンオン指示に対する応答として、高レベルの電流Ｉ
１
が、持続時間ｔ
１
の間、トランジスタのゲート端子に供給される。持続時間ｔ
１
は、ミラー領域が始まる前に終わる。この持続時間ｔ
１
の間、トランジスタの入力容量は急速に充電され、ゲート電圧は中間レベルまで上昇する。持続時間ｔ
１
の終わりに、ゲート端子に印加される電流は、高レベルの電流Ｉ
１
から低レベルの電流Ｉ
２
に変化する。この低レベルの電流Ｉ
２
はミラー領域を通して維持され、トランジスタのＶ
ＤＳ
は低下する。
【０００４】
一方、特許文献１の図２ｂに示されるように、スルーレート制御では、ターンオフ指示に対する応答として、高レベルの電流Ｉ
１
が、持続時間ｔ
１
の間、トランジスタのゲート端子から引き出される。この持続時間ｔ
１
の間、トランジスタの入力容量は急速に放電され、ゲート電圧は中間レベルまで低下する。持続時間ｔ
１
の終わりに、ゲート端子から引き出される電流は、高レベルの電流Ｉ
１
から低レベルの電流Ｉ
２
に変化する。この低レベルの電流Ｉ
２
はミラー領域を通して維持され、トランジスタのＶ
ＤＳ
は増加する。
【先行技術文献】
【特許文献】
【０００５】
米国特許第９２９４０８４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ハイサイドのトランジスタとローサイドのトランジスタを駆動する場合、両トランジスタが同時にオンすることで貫通電流が両トランジスタに流れないように、両トランジスタがオフ状態の期間であるデッドタイムが設けられる。上述のような高レベルの電流を流す期間（ブースト期間）は、デッドタイムの終了直後に出現する。
【０００７】
本開示は、デッドタイムとブースト期間を精度良く生成可能な駆動回路を提供する。
【課題を解決するための手段】
【０００８】
本開示の第１態様として、
駆動端子と、
前記駆動端子に流す第１ソース電流を生成する第１ソース電流源と、
前記第１ソース電流に加える第２ソース電流を生成する第２ソース電流源と、
前記駆動端子に流す第１シンク電流を生成する第１シンク電流源と、
前記第１シンク電流に加える第２シンク電流を生成する第２シンク電流源と、
前記第１ソース電流及び前記第１シンク電流の流れを停止させるデッドタイムを挟んで前記第１ソース電流及び前記第１シンク電流が交互に流れるように、前記第１ソース電流源を動作させるソース駆動指令及び前記第１シンク電流源を動作させるシンク駆動指令をクロックに従って生成するロジック回路と、
前記デッドタイムの終了直後に前記第２ソース電流を前記駆動端子に流してから前記第２ソース電流の流れを停止させるように前記第２ソース電流源を動作させるソースブースト信号、及び、前記デッドタイムの終了直後に前記第２シンク電流を前記駆動端子に流してから前記第２シンク電流の流れを停止させるように前記第２シンク電流源を動作させるシンクブースト信号を、前記クロックに従って生成する制御回路と、を備える、駆動回路が提供される。
【０００９】
本開示の第２態様として、
駆動端子と、
前記駆動端子に流す第１ソース電流を出力する第１ソース電流源と、
前記第１ソース電流に加える第２ソース電流を出力する第２ソース電流源と、
前記駆動端子に流す第１シンク電流を出力する第１シンク電流源と、
前記第１シンク電流に加える第２シンク電流を出力する第２シンク電流源と、
ソース駆動指令がオン指令になると、前記第１ソース電流と前記第２ソース電流を前記駆動端子に流してから前記第２ソース電流の流れを停止し、前記ソース駆動指令がオフ指令になると、前記第１ソース電流の流れを停止し、シンク駆動指令がオン指令になると、前記第１シンク電流と前記第２シンク電流を前記駆動端子に流してから前記第２シンク電流の流れを停止し、前記シンク駆動指令がオフ指令になると、前記第１シンク電流の流れを停止する制御回路と、を備え、
前記制御回路は、前記シンク駆動指令がオフ指令になってから前記ソース駆動指令がオン指令になるまでの第１デッドタイム、前記ソース駆動指令がオフ指令になってから前記シンク駆動指令がオン指令になるまでの第２デッドタイム、前記第１ソース電流に前記第２ソース電流を加える第１ブーストタイム、前記第１シンク電流に前記第２シンク電流を加える第２ブーストタイムを共通のクロックに従って生成する、駆動回路が提供される。
【発明の効果】
【００１０】
本開示の一態様によれば、デッドタイムとブースト期間を精度良く生成可能な駆動回路を提供できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許