特許ウォッチ

公開番号2024067609
公報種別公開特許公報(A)
公開日2024-05-17
出願番号2022177814
出願日2022-11-07
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03F 1/32 20060101AFI20240510BHJP(基本電子回路)
要約【課題】素子の必要耐圧の低下と、負電圧入力時のリーク電流の抑制を図る。
【解決手段】半導体装置(10)は、センス抵抗(R_SNS)の両端に接続されるよう構成された第1及び第2入力端子(TM1、TM2)と、第1及び第2入力端子に加わる電圧を受け、センス抵抗の両端間電圧に比例する振幅を有する方形波信号を生成するよう構成された方形波生成回路(11)と、方形波信号に基づきセンス抵抗に流れる電流に応じた電流検出信号(S_OUT)を出力するよう構成された電流検出信号出力回路(13)と、を備える。方形波生成回路に複数のスイッチングトランジスタ(SW1～SW4)が設けられ、各スイッチングトランジスタの状態制御を通じて方形波信号が生成される。各スイッチングトランジスタのバックゲートとグランドとの間に、直列に、互いに逆の順方向を有するダイオードの組を形成する。
【選択図】図2
特許請求の範囲【請求項１】
センス抵抗の両端が接続されるよう構成された第１入力端子及び第２入力端子と、
前記第１入力端子及び前記第２入力端子に加わる電圧を受け、前記センス抵抗の両端間電圧に比例する振幅を有する方形波信号を生成するよう構成された方形波生成回路と、
前記方形波信号に基づき前記センス抵抗に流れる電流に応じた電流検出信号を出力するよう構成された電流検出信号出力回路と、
スイッチ制御回路と、を備え、
前記方形波生成回路は、第１出力端子及び第２出力端子と、
前記第１入力端子と前記第１出力端子との間に設けられた第１スイッチングトランジスタと、
前記第２入力端子と前記第２出力端子との間に設けられた第２スイッチングトランジスタと、
前記第１入力端子と前記第２出力端子との間に設けられた第３スイッチングトランジスタと、
前記第２入力端子と前記第１出力端子との間に設けられた第４スイッチングトランジスタと、を有し、
前記スイッチ制御回路は、前記第１～第４スイッチングトランジスタの状態を制御することで前記第１出力端子及び前記第２出力端子間に前記方形波信号を発生させ、
各スイッチングトランジスタはＭＯＳＦＥＴにて構成され、
各スイッチングトランジスタのバックゲートとグランドとの間において、直列に、互いに逆の順方向を有するダイオードの組を形成した
、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
各スイッチングトランジスタは、グランドに接続された半導体基板上に形成され、
前記半導体基板と各スイッチングトランジスタのバックゲートとの間に前記ダイオードの組を形成した
、請求項１に記載の半導体装置。
【請求項３】
前記半導体基板は第１導電型を有し、
各スイッチングトランジスタのバックゲートは第１導電型の半導体領域にて形成され、
前記半導体基板と前記第１導電型の半導体領域との間に第２導電型の半導体層を設けることで、前記半導体基板と各スイッチングトランジスタのバックゲートとの間に前記ダイオードの組を形成した
、請求項２に記載の半導体装置。
【請求項４】
前記スイッチ制御回路は、前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタがオン状態且つ前記第３スイッチングトランジスタ及び前記第４スイッチングトランジスタがオフ状態に制御される第１状態と、前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタがオフ状態且つ前記第３スイッチングトランジスタ及び前記第４スイッチングトランジスタがオン状態に制御される第２状態とを、交互に切り替えることにより、前記第１出力端子及び前記第２出力端子間に前記方形波信号を発生させる
、請求項１～３の何れかに記載の半導体装置。
【請求項５】
前記第１入力端子及びグランド間に接続された第１保護回路と、
前記第２入力端子及びグランド間に接続された第２保護回路と、を更に備え、
前記第１保護回路は、互いに逆の順方向を有する第１静電保護ダイオード及び第１逆流防止ダイオードの直列回路を有し、
前記第２保護回路は、互いに逆の順方向を有する第２静電保護ダイオード及び第２逆流防止ダイオードの直列回路を有する
、請求項１～３の何れかに記載の半導体装置。
【請求項６】
前記第１入力端子及び前記第１保護回路間の接続ノードと前記第１及び第３スイッチングトランジスタとの間に第１保護抵抗が挿入され、
前記第２入力端子及び前記第２保護回路間の接続ノードと前記第２及び第４スイッチングトランジスタとの間に第２保護抵抗が挿入される
、請求項５に記載の半導体装置。
【請求項７】
前記第１保護抵抗は、前記第１入力端子及び前記第１保護回路間の接続ノードに接続される第１端と、第２端と、を有し、
前記第２保護抵抗は、前記第２入力端子及び前記第２保護回路間の接続ノードに接続される第１端と、第２端と、を有し、
前記第１保護抵抗の第２端とグランドとの間に、互いに逆の順方向を有する第１ツェナーダイオード及び第１直列ダイオードの直列回路を接続し、
前記第２保護抵抗の第２端とグランドとの間に、互いに逆の順方向を有する第２ツェナーダイオード及び第２直列ダイオードの直列回路を接続し、
前記第１ツェナーダイオードは前記第１保護抵抗の第２端からグランドに向かう順方向を有し、
前記第２ツェナーダイオードは前記第２保護抵抗の第２端からグランドに向かう順方向を有する
、請求項６に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
センス抵抗（シャント抵抗）に流れる電流を検出し、検出結果を示す電流検出信号を出力する装置がある。
【先行技術文献】
【特許文献】
【０００３】
特開２００４－１７３３５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
センス抵抗の両端が接続される２つの入力端子を設けておき、２つの入力端子における電圧を差動アンプに直接入力すれば電流検出信号を生成することができる。但し、負荷の高電位側にセンス抵抗が設けられる場合などには、上記２つの入力端子に比較的高い電圧が加わるため、差動アンプの構成素子に高い耐圧が要求される。高耐圧の必要性は素子の大型化及びコスト増大を招く。
【０００５】
一方、入力端子に負電圧が印加されるケースも想定される。入力端子に負電圧が印加されたとき、装置内部から入力端子へリーク電流が流れ得る。リーク電流は正確な電流検出動作を阻害する。
【０００６】
本開示は、素子への要求耐圧の低減及び負電圧入力時のリーク電流の抑制に寄与する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示に係る半導体装置は、センス抵抗の両端が接続されるよう構成された第１入力端子及び第２入力端子と、前記第１入力端子及び前記第２入力端子に加わる電圧を受け、前記センス抵抗の両端間電圧に比例する振幅を有する方形波信号を生成するよう構成された方形波生成回路と、前記方形波信号に基づき前記センス抵抗に流れる電流に応じた電流検出信号を出力するよう構成された電流検出信号出力回路と、スイッチ制御回路と、を備え、前記方形波生成回路は、第１出力端子及び第２出力端子と、前記第１入力端子と前記第１出力端子との間に設けられた第１スイッチングトランジスタと、前記第２入力端子と前記第２出力端子との間に設けられた第２スイッチングトランジスタと、前記第１入力端子と前記第２出力端子との間に設けられた第３スイッチングトランジスタと、前記第２入力端子と前記第１出力端子との間に設けられた第４スイッチングトランジスタと、を有し、前記スイッチ制御回路は、前記第１～第４スイッチングトランジスタの状態を制御することで前記第１出力端子及び前記第２出力端子間に前記方形波信号を発生させ、各スイッチングトランジスタはＭＯＳＦＥＴにて構成され、各スイッチングトランジスタのバックゲートとグランドとの間において、直列に、互いに逆の順方向を有するダイオードの組を形成した。
【発明の効果】
【０００８】
本開示によれば、素子への要求耐圧の低減及び負電圧入力時のリーク電流の抑制に寄与する半導体装置を提供することが可能となる。
【図面の簡単な説明】
【０００９】
図１は、本開示の実施形態に係る電流センサの概略構成図である。
図２は、図１の電流センサの一部構成図である。
図３は、図２の構成における、２つのクロック信号及び４つのスイッチの状態などの関係を示すタイミングチャートである。
図４は、図２の構成における各スイッチの状態を示す図である。
図５は、参考例に係る電流検出アンプの一部構成図である。
図６は、参考例に係るトランジスタの縦構造図である。
図７は、参考例に係り、負電圧入力時にリーク電流が発生する様子を示す図である。
図８は、本開示の実施形態に属する第１実施例に係り、電流検出アンプの一部構成図である。
図９は、本開示の実施形態に属する第１実施例に係り、半導体基板の外形形状を概略的に示す図である。
図１０は、本開示の実施形態に属する第１実施例に係り、半導体基板上に形成されるトランジスタの縦構造図である。
図１１は、本開示の実施形態に属する第１実施例に係り、電流センサの一部の詳細回路図である。
図１２は、図１１の回路に関わるタイミングチャートである。
図１３は、図１１の回路に関わるタイミングチャートである。
図１４は、図１１の回路に関わるタイミングチャートである。
図１５は、参考例と第１実施例とを対比するための図である。
図１６は、本開示の実施形態に属する第２実施例に係り、電流検出アンプの一部構成図である。
図１７は、参考例と第２実施例とを対比するための図である。
図１８は、本開示の実施形態に属する第２実施例に係り、半導体基板上に形成されるツェナーダイオードの縦構造図である。
【００１０】
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“１３”によって参照される電流検出信号出力回路は（図１参照）、電流検出信号出力回路１３と表記されることもあるし、回路１３と略記されることもあり得るが、それらは全て同じものを指す。
（【００１１】以降は省略されています）

関連特許