特許ウォッチ

公開番号2024086284
公報種別公開特許公報(A)
公開日2024-06-27
出願番号2022201335
出願日2022-12-16
発明の名称アナログスイッチ回路
出願人コーデンシ株式会社
代理人個人
主分類H03K 17/00 20060101AFI20240620BHJP(基本電子回路)
要約【課題】制御信号の値(電圧)が急激に変化した場合であっても、メイントランジスタのON状態とOFF状態の切替りに起因するノイズを十分に低減可能なアナログスイッチ回路を提供する。
【解決手段】アナログスイッチ回路は、スイッチ本体回路と、制御回路3と、を備える。制御回路3は、第1論理ゲート31と、第2論理ゲート32と、第1帰還回路3aと、第2帰還回路3bと、を備える。第1論理ゲート31及び第2論理ゲート32には、制御入力信号が入力される。第1帰還回路3aは、第1論理ゲート31の出力を分岐した信号を第2論理ゲート32に入力する。第2帰還回路3bは、第2論理ゲート32の出力を分岐した信号を第1論理ゲート31に入力する。制御入力信号のHi/Loが反転した際に、第1帰還回路3aと第2帰還回路3bに起因して、第1タイミング信号のHi/Loと第2タイミング信号は、Hi/Loの反転タイミングが異なる。
【選択図】図2
特許請求の範囲【請求項１】
第１反転信号と第１非反転信号を含む第１タイミング信号と、第２反転信号と第２非反転信号を含む第２タイミング信号がタイミング信号として入力され、当該タイミング信号に基づいてＯＮ状態とＯＦＦ状態を切り替えるスイッチ本体回路と、
前記タイミング信号を出力する制御回路と、
を備え、
前記制御回路は、
制御入力信号が入力される第１論理ゲートと、
前記制御入力信号が入力される第２論理ゲートと、
前記第１論理ゲートの出力を分岐した信号を前記第２論理ゲートに入力する第１帰還回路と、
前記第２論理ゲートの出力を分岐した信号を前記第１論理ゲートに入力する第２帰還回路と、
を備え、
前記第１論理ゲートの出力を分岐して反転した信号が前記第１反転信号であり、
前記第１論理ゲートの出力を分岐して非反転した信号が前記第１非反転信号であり、
前記第２論理ゲートの出力を分岐して反転した信号が前記第２反転信号であり、
前記第２論理ゲートの出力を分岐して非反転した信号が前記第２非反転信号であり、
前記制御入力信号のＨｉ／Ｌｏが反転した際に、前記第１帰還回路と前記第２帰還回路に起因して、前記第１タイミング信号のＨｉ／Ｌｏの反転タイミングと、前記第２タイミング信号のＨｉ／Ｌｏの反転タイミングと、が異なることを特徴とするアナログスイッチ回路。
続きを表示（約 1,800 文字）【請求項２】
請求項１に記載のアナログスイッチ回路であって、
前記制御回路は、
前記第１論理ゲートの出力を遅延させる第１遅延回路と、
前記第２論理ゲートの出力を遅延させる第２遅延回路と、
を備えることを特徴とするアナログスイッチ回路。
【請求項３】
請求項２に記載のアナログスイッチ回路であって、
前記第１遅延回路及び前記第２遅延回路は、それぞれ、偶数個のインバータを含むことを特徴とするアナログスイッチ回路。
【請求項４】
請求項２に記載のアナログスイッチ回路であって、
前記第１遅延回路及び前記第２遅延回路は、それぞれ、ローパスフィルタ回路を含むことを特徴とするアナログスイッチ回路。
【請求項５】
請求項１に記載のアナログスイッチ回路であって、
前記第１論理ゲートの出力を分岐して１つのインバータを介して反転した信号が前記第１反転信号であり、
前記第１論理ゲートの出力を分岐して前記インバータを介さない信号が前記第１非反転信号であり、
前記第２論理ゲートの出力を分岐して１つの前記インバータを介して反転した信号が前記第２反転信号であり、
前記第２論理ゲートの出力を分岐して前記インバータを介さない信号が前記第２非反転信号であることを特徴とするアナログスイッチ回路。
【請求項６】
請求項１に記載のアナログスイッチ回路であって、
前記第１論理ゲートの出力を分岐して奇数個のインバータを介して反転した信号が前記第１反転信号であり、
前記第１論理ゲートの出力を分岐して偶数個の前記インバータを介した信号が前記第１非反転信号であり、
前記第２論理ゲートの出力を分岐して奇数個の前記インバータを介して反転した信号が前記第２反転信号であり、
前記第２論理ゲートの出力を分岐して偶数個の前記インバータを介した信号が前記第２非反転信号であることを特徴とするアナログスイッチ回路。
【請求項７】
請求項１に記載のアナログスイッチ回路であって、
前記第１論理ゲートが第１ＮＡＮＤゲートであり、
前記第２論理ゲートが第２ＮＡＮＤゲートであり、
前記第１ＮＡＮＤゲートに入力される前記制御入力信号は非反転であり、
前記第２ＮＡＮＤゲートに入力される前記制御入力信号はインバータにより反転されることを特徴とするアナログスイッチ回路。
【請求項８】
請求項１に記載のアナログスイッチ回路であって、
前記第１論理ゲートが第１ＮＯＲゲートであり、
前記第２論理ゲートが第２ＮＯＲゲートであり、
前記第１ＮＯＲゲートに入力される前記制御入力信号は非反転であり、
前記第２ＮＯＲゲートに入力される前記制御入力信号はインバータにより反転されることを特徴とするアナログスイッチ回路。
【請求項９】
請求項１に記載のアナログスイッチ回路であって、
前記第１論理ゲートがＡＮＤゲートであり、
前記第２論理ゲートがＯＲゲートであり、
前記ＡＮＤゲートに入力される前記制御入力信号は非反転であり、
前記ＯＲゲートに入力される前記制御入力信号は非反転であることを特徴とするアナログスイッチ回路。
【請求項１０】
請求項１に記載のアナログスイッチ回路であって、
前記スイッチ本体回路は、
当該スイッチ本体回路のＯＮ状態とＯＦＦ状態を切り替えるスイッチとして機能し、第１非反転信号が入力される第１メイントランジスタと、
当該スイッチ本体回路のＯＮ状態とＯＦＦ状態を切り替えるスイッチとして機能し、第１反転信号が入力される第２メイントランジスタと、
前記第１メイントランジスタの出力側に接続されており、前記第１メイントランジスタとバックゲート同士が接続されており、前記第１反転信号が入力される第１ダミートランジスタと、
前記第２メイントランジスタの出力側に接続されており、前記第２メイントランジスタとバックゲート同士が接続されており、前記第１非反転信号が入力される第２ダミートランジスタと、
を備えることを特徴とするアナログスイッチ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、スイッチ本体回路と制御回路を備えるアナログスイッチ回路に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタを並列に配置して構成されるアナログスイッチ本体回路と、アナログスイッチ本体回路を動作させる制御回路と、を開示する。制御回路には複数のインバータが配置されており、ＰＭＯＳトランジスタのゲートとＮＭＯＳトランジスタのゲートに互いに逆相の制御電圧を供給することにより、ＰＭＯＳトランジスタとＮＭＯＳトランジスタがＯＮの状態と、ＰＭＯＳトランジスタとＮＭＯＳトランジスタがＯＦＦの状態と、を切り替えることができる。
【０００３】
更に、特許文献１のアナログスイッチ本体回路は、上述したメイントランジスタ（ＰＭＯＳトランジスタとＮＭＯＳトランジスタ）に加え、複数のサブトランジスタを備える。サブトランジスタは、メイントランジスタのバックゲートをソースに接続する状態と、メイントランジスタのバックゲートを所定の電位（ＰＭＯＳトランジスタの場合は高電位、ＮＭＯＳトランジスタの場合は低電位）に接続する状態と、を切り替える。特許文献１では、閾値が異なる複数のインバータを配置し、傾斜特性を有する制御信号を入力することにより、メイントランジスタの動作タイミングと、サブトランジスタの動作タイミングと、に時間差を設けている。これにより、メイントランジスタのＯＮ状態とＯＦＦ状態の切り替わりに起因するノイズを低減する。
【先行技術文献】
【特許文献】
【０００４】
特開２０１６－１９０７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の回路構成では、制御信号の値（電圧）が急激に変化した場合、メイントランジスタの動作タイミングと、サブトランジスタの動作タイミングと、の時間差が短くなる。その結果、メイントランジスタのＯＮ状態とＯＦＦ状態の切替りに起因するノイズを十分に低減できない可能性がある。
【０００６】
本発明は以上の事情に鑑みてされたものであり、その主要な目的は、制御信号の値（電圧）が急激に変化した場合であっても、メイントランジスタのＯＮ状態とＯＦＦ状態の切替りに起因するノイズを十分に低減可能なアナログスイッチ回路を提供することにある。
【発明の概要】
課題を解決するための手段及び効果
【０００７】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【０００８】
本発明の第１の観点によれば、以下の構成のアナログスイッチ回路が提供される。即ち、アナログスイッチ回路は、スイッチ本体回路と、制御回路と、を備える。前記スイッチ本体回路には、第１反転信号と第１非反転信号を含む第１タイミング信号と、第２反転信号と第２非反転信号を含む第２タイミング信号と、がタイミング信号として入力される。前記スイッチ本体回路は、前記タイミング信号に基づいてＯＮ状態とＯＦＦ状態を切り替える。前記制御回路は、前記タイミング信号を出力する。前記制御回路は、第１論理ゲートと、第２論理ゲートと、第１帰還回路と、第２帰還回路と、を備える。前記第１論理ゲートには、制御入力信号が入力される。前記第２論理ゲートには、前記制御入力信号が入力される。前記第１帰還回路は、前記第１論理ゲートの出力を分岐した信号を前記第２論理ゲートに入力する。前記第２帰還回路は、前記第２論理ゲートの出力を分岐した信号を前記第１論理ゲートに入力する。前記第１論理ゲートの出力を分岐して反転した信号が前記第１反転信号である。前記第１論理ゲートの出力を分岐して非反転した信号が前記第１非反転信号である。前記第２論理ゲートの出力を分岐して反転した信号が前記第２反転信号である。前記第２論理ゲートの出力を分岐して非反転した信号が前記第２非反転信号である。前記制御入力信号のＨｉ／Ｌｏが反転した際に、前記第１帰還回路と前記第２帰還回路に起因して、前記第１タイミング信号のＨｉ／Ｌｏの反転タイミングと、前記第２タイミング信号のＨｉ／Ｌｏの反転タイミングと、が異なる。
【０００９】
制御入力信号の値（電圧）が急激に変化しても、第１タイミング信号と第２タイミング信号のＨｉ／Ｌｏの反転タイミングを異ならせることができる。また、論理ゲートを用いた単純な構成で両者のＨｉ／Ｌｏの反転タイミングを異ならせることができる。その結果、制御入力信号の値が急激に変化しても、スイッチ本体回路のＯＮ状態とＯＦＦ状態の切替りに起因するノイズを十分に低減できる。
【００１０】
前記のアナログスイッチ回路においては、以下の構成とすることが好ましい。即ち、前記制御回路は、第１遅延回路と、第２遅延回路と、を備える。前記第１遅延回路は、前記第１論理ゲートの出力を遅延させる。前記第２遅延回路は、前記第２論理ゲートの出力を遅延させる。
（【００１１】以降は省略されています）

関連特許