特許ウォッチ

公開番号2024062636
公報種別公開特許公報(A)
公開日2024-05-10
出願番号2022170614
出願日2022-10-25
発明の名称半導体集積回路
出願人ローム株式会社
代理人個人,個人
主分類H03K 17/22 20060101AFI20240501BHJP(基本電子回路)
要約【課題】機能安全を提供する半導体集積回路を提供する。
【解決手段】リセット回路130は、電源電圧V_DDがしきい値電圧V_UVLOより低いときに、第1低電圧検出信号UVLO1をアサートする第1低電圧検出回路132と、電源電圧V_DDがしきい値電圧V_UVLOより低いときに、第2低電圧検出信号UVLO2をアサートする第2低電圧検出回路134と、を含み、第1低電圧検出信号UVLO1と第2低電圧検出信号UVLO2の両方がアサートされたときにロジック回路120をリセットする。異常検出回路140は、第1低電圧検出信号UVLO1と第2低電圧検出信号UVLO2の不一致が、所定時間続くと、異常フラグERRを出力する。
【選択図】図1
特許請求の範囲【請求項１】
ロジック回路と、
電源電圧がしきい値電圧より低いときに、第１低電圧検出信号をアサートする第１低電圧検出回路と、前記電源電圧が前記しきい値電圧より低いときに、第２低電圧検出信号をアサートする第２低電圧検出回路と、を含み、前記第１低電圧検出信号と前記第２低電圧検出信号の両方がアサートされたときに前記ロジック回路をリセットするリセット回路と、
前記第１低電圧検出信号と前記第２低電圧検出信号の不一致が、所定時間続くと、異常フラグを出力する異常検出回路と、
を備える、半導体集積回路。
続きを表示（約 410 文字）【請求項２】
前記異常検出回路は、
前記第１低電圧検出信号と前記第２低電圧検出信号が不一致のときに出力をアサートする第１論理ゲートと、
前記第１低電圧検出信号と前記第２低電圧検出信号が両方、ネゲートのときに出力をアサートする第２論理ゲートと、
前記第１論理ゲートの前記出力がアサートされる期間、カウントアップし、前記第２論理ゲートの出力のアサートに応答してリセットされ、カウント値が所定値に達すると、出力がアサートされる、カウンタと、
を含む、請求項１に記載の半導体集積回路。
【請求項３】
前記異常検出回路は、前記カウンタの出力をラッチするとともに、前記第２論理ゲートの前記出力のアサートに応答してリセットされるフリップフロップをさらに含む、請求項２に記載の半導体集積回路。
【請求項４】
車載用である、請求項１から３のいずれかに記載の半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体集積回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
ＩＳＯ２６２６２Ｐａｒｔ１においてにおいて、機能安全とは「電気電子(E/E)システムの機能不全のふるまいにより引き起こされるハザードが原因となる、不合理なリスクの不在」と定義されており、リスクをＡ～Ｄの４段階で分類する自動車安全水準（ＡＳＩＬ）が定められており、車載コンポーネントには、使用される機能に応じた安全性要件が課せられる。
【先行技術文献】
【特許文献】
【０００３】
特許第７１３９１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は係る状況においてされたものであり、そのある態様の例示的な目的のひとつは、機能安全を提供する半導体集積回路の提供にある。
【課題を解決するための手段】
【０００５】
本開示のある態様は半導体集積回路に関する。半導体集積回路は、ロジック回路と、電源電圧がしきい値電圧より低いときに、第１低電圧検出信号をアサートする第１低電圧検出回路と、電源電圧がしきい値電圧より低いときに、第２低電圧検出信号をアサートする第２低電圧検出回路と、を含み、第１低電圧検出信号と第２低電圧検出信号の両方がアサートされたときにロジック回路をリセットするリセット回路と、第１低電圧検出信号と第２低電圧検出信号の不一致が、所定時間続くと、異常フラグを出力する異常検出回路と、を備える。
【０００６】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【０００７】
本開示のある態様によれば、機能安全を提供できる。
【図面の簡単な説明】
【０００８】
図１は、実施形態に係る半導体集積回路のブロック図である。
図２は、比較技術に係る半導体集積回路のブロック図である。
図３は、図１の半導体集積回路において、第１低電圧検出回路と第２低電圧検出回路の一方に異常が生じているときの動作を説明する図である。
【発明を実施するための形態】
【０００９】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
一実施形態に係る半導体集積回路は、ロジック回路と、電源電圧がしきい値電圧より低いときに、第１低電圧検出信号をアサートする第１低電圧検出回路と、電源電圧がしきい値電圧より低いときに、第２低電圧検出信号をアサートする第２低電圧検出回路と、を含み、第１低電圧検出信号と第２低電圧検出信号の両方がアサートされたときにロジック回路をリセットするリセット回路と、第１低電圧検出信号と第２低電圧検出信号の不一致が、所定時間続くと、異常フラグを出力する異常検出回路と、を備える。
（【００１１】以降は省略されています）

関連特許