特許ウォッチ

公開番号2024063998
公報種別公開特許公報(A)
公開日2024-05-14
出願番号2022172250
出願日2022-10-27
発明の名称ボルテージフォロワ回路
出願人エイブリック株式会社
代理人
主分類H03F 1/56 20060101AFI20240507BHJP(基本電子回路)
要約【課題】回路規模が小さく素子数が少ないボルテージフォロワ回路を提供する。
【解決手段】ボルテージフォロワ回路100は、入力端子110にソースが接続された第1のMOSトランジスタ121と、出力端子111にソースが接続され第1のMOSトランジスタ121のゲートにゲート及びドレインが接続された第2のMOSトランジスタ122と、第1のMOSトランジスタ121のドレインと第2電源端子102の間に接続された第1の定電流源123と、第2のMOSトランジスタ122のドレインと第2電源端子102の間に接続された第2の定電流源124と、第1のMOSトランジスタ121のドレインがゲートに接続され第1電源端子101がドレインに接続され出力端子111がソースに接続されたデプレッション型の第3のMOSトランジスタ120とを備える。
【選択図】図1
特許請求の範囲【請求項１】
第１電源端子と、
第２電源端子と、
入力端子と、
出力端子と、
前記入力端子にソースが接続された第１のＭＯＳトランジスタと、
前記出力端子にソースが接続され、前記第１のＭＯＳトランジスタのゲートにゲート及びドレインが接続された第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのドレインと前記第２電源端子の間に接続された第１の定電流源と、
前記第２のＭＯＳトランジスタのドレインと前記第２電源端子の間に接続された第２の定電流源と、
前記第１のＭＯＳトランジスタのドレインがゲートに接続され、前記第１電源端子がドレインに接続され、前記出力端子がソースに接続されたデプレッション型の第３のＭＯＳトランジスタと、
を備えることを特徴とするボルテージフォロワ回路。
続きを表示（約 260 文字）【請求項２】
前記デプレッション型の第３のＭＯＳトランジスタは、ソースフォロワとして機能することを特徴とする請求項１に記載のボルテージフォロワ回路。
【請求項３】
前記第１及び第２の定電流源は、ゲートに定電圧が印加された第４及び第５のＭＯＳトランジスタである請求項１又は２に記載のボルテージフォロワ回路。
【請求項４】
前記第１及び第２の定電流源は、それぞれのゲートとソースが接続されたデプレッション型の第６及び第７のＭＯＳトランジスタである請求項１又は２に記載のボルテージフォロワ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ボルテージフォロワ回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
一般的に低インピーダンスの負荷を駆動する場合、バッファ回路、又はボルテージフォロワ回路が使用されている。一例として、オペアンプ、及び出力バッファで構成されたボルテージフォロワ回路がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開平１０－１９０３７７号公報（図１３）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のボルテージフォロワ回路では、オペアンプ、及び出力バッファで構成されているため、回路規模が大きく素子数が多いという点で改善の余地がある。
【０００５】
本発明は、上述した事情を考慮し、回路規模が小さく素子数が少ないボルテージフォロワ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のボルテージフォロワ回路は、第１電源端子と、第２電源端子と、入力端子と、出力端子と、入力端子にソースが接続された第１のＭＯＳトランジスタと、出力端子にソースが接続され第１のＭＯＳトランジスタのゲートにゲート及びドレインが接続された第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタのドレインと第２電源端子の間に接続された第１の定電流源と、第２のＭＯＳトランジスタのドレインと第２電源端子の間に接続された第２の定電流源と、第１のＭＯＳトランジスタのドレインがゲートに接続され第１電源端子がドレインに接続され出力端子がソースに接続されたデプレッション型の第３のＭＯＳトランジスタと、を備える。
【発明の効果】
【０００７】
本発明によれば、回路規模が小さく素子数が少ないボルテージフォロワ回路を提供することができる。
【図面の簡単な説明】
【０００８】
本実施形態のボルテージフォロワ回路の第１の構成例を示す回路図である。
本実施形態のボルテージフォロワ回路の第２の構成例を示す回路図である。
本実施形態のボルテージフォロワ回路の第３の構成例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係るボルテージフォロワ回路を、図面に基づいて説明する。
【００１０】
（本実施形態の第１の構成例）
図１は、本実施形態に係るボルテージフォロワ回路の第１の構成例であるボルテージフォロワ回路１００の回路図である。
ボルテージフォロワ回路１００は、第１電源端子である電源端子１０１と、第２電源端子である接地端子１０２と、入力端子１１０と、出力端子１１１と、デプレッション型のＮＭＯＳトランジスタ１２０と、ＰＭＯＳトランジスタ１２１、１２２と、電流値の等しいペアの定電流源１２３、１２４と、を備えている。ＶＩＮは入力端子１１０の電圧を示す。ＶＯＵＴは出力端子１１１の電圧を示す。
（【００１１】以降は省略されています）

関連特許