TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024063998
公報種別公開特許公報(A)
公開日2024-05-14
出願番号2022172250
出願日2022-10-27
発明の名称ボルテージフォロワ回路
出願人エイブリック株式会社
代理人
主分類H03F 1/56 20060101AFI20240507BHJP(基本電子回路)
要約【課題】回路規模が小さく素子数が少ないボルテージフォロワ回路を提供する。
【解決手段】ボルテージフォロワ回路100は、入力端子110にソースが接続された第1のMOSトランジスタ121と、出力端子111にソースが接続され第1のMOSトランジスタ121のゲートにゲート及びドレインが接続された第2のMOSトランジスタ122と、第1のMOSトランジスタ121のドレインと第2電源端子102の間に接続された第1の定電流源123と、第2のMOSトランジスタ122のドレインと第2電源端子102の間に接続された第2の定電流源124と、第1のMOSトランジスタ121のドレインがゲートに接続され第1電源端子101がドレインに接続され出力端子111がソースに接続されたデプレッション型の第3のMOSトランジスタ120とを備える。
【選択図】図1
特許請求の範囲【請求項1】
第1電源端子と、
第2電源端子と、
入力端子と、
出力端子と、
前記入力端子にソースが接続された第1のMOSトランジスタと、
前記出力端子にソースが接続され、前記第1のMOSトランジスタのゲートにゲート及びドレインが接続された第2のMOSトランジスタと、
前記第1のMOSトランジスタのドレインと前記第2電源端子の間に接続された第1の定電流源と、
前記第2のMOSトランジスタのドレインと前記第2電源端子の間に接続された第2の定電流源と、
前記第1のMOSトランジスタのドレインがゲートに接続され、前記第1電源端子がドレインに接続され、前記出力端子がソースに接続されたデプレッション型の第3のMOSトランジスタと、
を備えることを特徴とするボルテージフォロワ回路。
続きを表示(約 260 文字)【請求項2】
前記デプレッション型の第3のMOSトランジスタは、ソースフォロワとして機能することを特徴とする請求項1に記載のボルテージフォロワ回路。
【請求項3】
前記第1及び第2の定電流源は、ゲートに定電圧が印加された第4及び第5のMOSトランジスタである請求項1又は2に記載のボルテージフォロワ回路。
【請求項4】
前記第1及び第2の定電流源は、それぞれのゲートとソースが接続されたデプレッション型の第6及び第7のMOSトランジスタである請求項1又は2に記載のボルテージフォロワ回路。

発明の詳細な説明【技術分野】
【0001】
本発明は、ボルテージフォロワ回路に関する。
続きを表示(約 1,300 文字)【背景技術】
【0002】
一般的に低インピーダンスの負荷を駆動する場合、バッファ回路、又はボルテージフォロワ回路が使用されている。一例として、オペアンプ、及び出力バッファで構成されたボルテージフォロワ回路がある(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開平10-190377号公報(図13)
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、従来のボルテージフォロワ回路では、オペアンプ、及び出力バッファで構成されているため、回路規模が大きく素子数が多いという点で改善の余地がある。
【0005】
本発明は、上述した事情を考慮し、回路規模が小さく素子数が少ないボルテージフォロワ回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明のボルテージフォロワ回路は、第1電源端子と、第2電源端子と、入力端子と、出力端子と、入力端子にソースが接続された第1のMOSトランジスタと、出力端子にソースが接続され第1のMOSトランジスタのゲートにゲート及びドレインが接続された第2のMOSトランジスタと、第1のMOSトランジスタのドレインと第2電源端子の間に接続された第1の定電流源と、第2のMOSトランジスタのドレインと第2電源端子の間に接続された第2の定電流源と、第1のMOSトランジスタのドレインがゲートに接続され第1電源端子がドレインに接続され出力端子がソースに接続されたデプレッション型の第3のMOSトランジスタと、を備える。
【発明の効果】
【0007】
本発明によれば、回路規模が小さく素子数が少ないボルテージフォロワ回路を提供することができる。
【図面の簡単な説明】
【0008】
本実施形態のボルテージフォロワ回路の第1の構成例を示す回路図である。
本実施形態のボルテージフォロワ回路の第2の構成例を示す回路図である。
本実施形態のボルテージフォロワ回路の第3の構成例を示す回路図である。
【発明を実施するための形態】
【0009】
以下、本発明の実施形態に係るボルテージフォロワ回路を、図面に基づいて説明する。
【0010】
(本実施形態の第1の構成例)
図1は、本実施形態に係るボルテージフォロワ回路の第1の構成例であるボルテージフォロワ回路100の回路図である。
ボルテージフォロワ回路100は、第1電源端子である電源端子101と、第2電源端子である接地端子102と、入力端子110と、出力端子111と、デプレッション型のNMOSトランジスタ120と、PMOSトランジスタ121、122と、電流値の等しいペアの定電流源123、124と、を備えている。VINは入力端子110の電圧を示す。VOUTは出力端子111の電圧を示す。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許