特許ウォッチ

公開番号2024063872
公報種別公開特許公報(A)
公開日2024-05-14
出願番号2022172029
出願日2022-10-27
発明の名称スイッチング素子駆動回路
出願人三菱電機株式会社
代理人個人,個人
主分類H03K 17/082 20060101AFI20240507BHJP(基本電子回路)
要約【課題】高耐圧化用の外付け回路が不要な技術を提供することを目的とする。
【解決手段】スイッチング素子駆動回路は、1次側回路及び2次側回路と、直流に関して1次側回路及び2次側回路を互いに絶縁する絶縁素子とを備える。2次側回路は、半導体基板と、半導体基板の一部に設けられ、pn接合分離部を含み、高電圧側端子の電圧を検出する検出部と、半導体基板の残部に設けられ、第2信号と、検出部の検出結果とに基づいて、半導体スイッチング素子の制御電圧を制御する制御部とを含む。
【選択図】図1
特許請求の範囲【請求項１】
制御端子と、前記制御端子に印加される制御電圧によって制御される高電圧側端子及び低電圧側端子とを有する半導体スイッチング素子を駆動するスイッチング素子駆動回路であって、
１次側回路及び２次側回路と、
直流に関して前記１次側回路及び前記２次側回路を互いに絶縁し、前記１次側回路の第１信号に基づいて前記２次側回路の第２信号を生成する絶縁素子と
を備え、
前記２次側回路は、
半導体基板と、
前記半導体基板の一部に設けられ、ｐｎ接合分離部を含み、前記高電圧側端子の電圧を検出する検出部と、
前記半導体基板の残部に設けられ、前記第２信号と、前記検出部の検出結果とに基づいて、前記半導体スイッチング素子の前記制御電圧を制御する制御部と
を含む、スイッチング素子駆動回路。
続きを表示（約 420 文字）【請求項２】
請求項１に記載のスイッチング素子駆動回路であって、
前記絶縁素子は、トランスを含む、スイッチング素子駆動回路。
【請求項３】
請求項１に記載のスイッチング素子駆動回路であって、
前記絶縁素子は、キャパシタを含む、スイッチング素子駆動回路。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載のスイッチング素子駆動回路であって、
前記検出部はデサット回路を含む、スイッチング素子駆動回路。
【請求項５】
請求項１から請求項３のうちのいずれか１項に記載のスイッチング素子駆動回路であって、
前記検出部はレベル検出回路を含む、スイッチング素子駆動回路。
【請求項６】
請求項４に記載のスイッチング素子駆動回路であって、
前記半導体スイッチング素子は、ＳｉＣ－ＭＯＳＦＥＴである、スイッチング素子駆動回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、スイッチング素子駆動回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
半導体スイッチング素子を駆動するスイッチング素子駆動回路について様々な技術が提案されている。例えば特許文献１には、１次側回路の電圧を変調して２次側回路の電圧を生成し、２次側回路に半導体スイッチング素子の状態を検出する検出回路として低電圧回路が設けられたスイッチング素子駆動回路が提案されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００４－２７４２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術では、半導体スイッチング素子の状態を検出する検出回路が、２次側回路の低電圧回路であるため、半導体スイッチング素子の高電圧の状態を検出できないという問題がある。また、この問題を解決するために、検出回路を高耐圧化するための外付け回路を設けると、回路のサイズ及びコストが増加するなど新たな問題が生じる。
【０００５】
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、高耐圧化用の外付け回路が不要な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係るスイッチング素子駆動回路は、制御端子と、前記制御端子に印加される制御電圧によって制御される高電圧側端子及び低電圧側端子とを有する半導体スイッチング素子を駆動するスイッチング素子駆動回路であって、１次側回路及び２次側回路と、直流に関して前記１次側回路及び前記２次側回路を互いに絶縁し、前記１次側回路の第１信号に基づいて前記２次側回路の第２信号を生成する絶縁素子とを備え、前記２次側回路は、半導体基板と、前記半導体基板の一部に設けられ、ｐｎ接合分離部を含み、前記高電圧側端子の電圧を検出する検出部と、前記半導体基板の残部に設けられ、前記第２信号と、前記検出部の検出結果とに基づいて、前記半導体スイッチング素子の前記制御電圧を制御する制御部とを含む。
【発明の効果】
【０００７】
本開示によれば、２次側回路は、半導体基板の一部に設けられ、ｐｎ接合分離部を含み、高電圧側端子の電圧を検出する検出部と、半導体基板の残部に設けられ、第２信号と、検出部の検出結果とに基づいて、制御電圧を制御する制御部とを含む。このような構成によれば、高耐圧化用の外付け回路が不要となる。
【図面の簡単な説明】
【０００８】
実施の形態１に係るスイッチング素子駆動回路の構成を示す回路図である。
実施の形態１に係るスイッチング素子駆動回路の構成を示す斜視図である。
実施の形態２に係るスイッチング素子駆動回路の構成を示す回路図である。
実施の形態３に係るスイッチング素子駆動回路の構成を示す回路図である。
実施の形態４に係るスイッチング素子駆動回路の構成を示す回路図である。
実施の形態５に係るスイッチング素子駆動回路の構成を示す回路図である。
実施の形態６に係るスイッチング素子駆動回路の構成を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。
【００１０】
＜実施の形態１＞
図１及び図２は、本実施の形態１に係るスイッチング素子駆動回路５１の構成を示す回路図及び斜視図である。スイッチング素子駆動回路５１は、端子ＨＯＵＴを介して半導体スイッチング素子５２を駆動可能に構成されている。
（【００１１】以降は省略されています）

関連特許