特許ウォッチ

公開番号2024083419
公報種別公開特許公報(A)
公開日2024-06-21
出願番号2024059407,2022203936
出願日2024-04-02,2022-12-21
発明の名称3次元メモリデバイスにおける入力/出力基準電圧トレーニング方法
出願人長江存儲科技有限責任公司,Yangtze Memory Technologies Co.,Ltd.
代理人個人,個人,個人
主分類G06F 12/00 20060101AFI20240614BHJP(計算;計数)
要約【課題】3次元(3D)メモリデバイスの入力/出力電圧トレーニング方法を提供すること。
【解決手段】この方法は、(1)オンダイ終端(ODT)イネーブル状態にて基準電圧値を設定するステップと、(2)3Dメモリデバイスをライトトレーニングプロセスを行うように制御するステップと、(3)さらなるライトトレーニングプロセスが必要とされるかどうかを判定するステップと、(4)さらなるライトトレーニングプロセスが必要とされると判定したことに応答して、操作(1)、(2)、および(3)を繰り返すステップと、(5)さらなるライトトレーニングプロセスが必要とされないと判定したことに応答して、基準電圧値を最適化基準電圧値として設定するステップと、で構成することができる。
【選択図】図2
特許請求の範囲【請求項１】
3次元(3D)メモリデバイスの入力/出力電圧トレーニングのための方法であって、
(1)オンダイ終端(ODT)イネーブル状態にて基準電圧値を設定するステップと、
(2)前記3Dメモリデバイスを、ライトトレーニングプロセスを行うように制御するステップと、
(3)さらなるライトトレーニングプロセスが必要とされるかどうかを判定するステップと、
(4)前記さらなるライトトレーニングプロセスが必要とされると判定したことに応答して、操作(1)、(2)、および(3)を繰り返すステップと、
(5)前記さらなるライトトレーニングプロセスが必要とされないと判定したことに応答して、前記基準電圧値を最適化基準電圧値として設定するステップと、を含む、方法。
続きを表示（約 1,300 文字）【請求項２】
前記基準電圧値を設定するステップが、前記オンダイ終端(ODT)イネーブル状態であるか、またはODTディセーブル状態であるかに関係なく行われる、請求項1に記載の方法。
【請求項３】
前記基準電圧値を設定するステップが、
主電圧源を、第1のトリミング信号を使用することよって、基準電圧生成信号を生成するように制御するステップを含む、請求項1に記載の方法。
【請求項４】
前記基準電圧値を設定するステップがさらに、
電圧ブースタを、第2のトリミング信号およびブースタイネーブル制御信号を使用することによって、基準電圧ブースト信号を生成するように制御するステップを含む、請求項3に記載の方法。
【請求項５】
前記基準電圧値を設定するステップがさらに、
少なくとも前記基準電圧生成信号および前記基準電圧ブースト信号に基づき前記基準電圧値を生成するステップを含む、請求項4に記載の方法。
【請求項６】
前記基準電圧値を設定するステップがさらに、
基準電圧を、前記ブースタイネーブル制御信号の第1の高レベルの第1の期間に、それまでの値からデフォルト値に変えるステップと、
前記基準電圧を、前記ブースタイネーブル制御信号の第2の高レベルの第2の期間に、前記デフォルト値からライトトレーニング用の新しい値に変えるステップと、を含む、請求項5に記載の方法。
【請求項７】
前記基準電圧値を設定するステップがさらに、
電圧ブースタを、前記第1のトリミング信号およびブースタイネーブル制御信号を使用することによって、基準電圧ブースト信号を生成するように制御するステップと、
基準電圧開始回路を、前記第1のトリミング信号および開始イネーブル制御信号を使用することによって、基準電圧開始信号を生成するように制御するステップと、を含む、請求項3に記載の方法。
【請求項８】
前記基準電圧値を設定するステップがさらに、
少なくとも前記基準電圧生成信号、前記基準電圧ブースト信号、および前記基準電圧開始信号に基づき、前記基準電圧値を生成するステップを含む、請求項7に記載の方法。
【請求項９】
前記基準電圧値を設定するステップがさらに、
基準電圧を、前記開始イネーブル制御信号の高レベルの第1の期間に、それまでの値からデフォルト値に変えるステップと、
前記基準電圧を、前記ブースタイネーブル制御信号の高レベルの第1の期間に、それまでの値からデフォルト値に変えるステップと、を含む、請求項7に記載の方法。
【請求項１０】
前記ライトトレーニングプロセスを行うステップが、データ書き込み操作およびデータ読み出し操作を行うステップと、
少なくとも前記データ読み出し操作の結果に基づき、前記さらなるライトトレーニングプロセスが必要とされるかどうかを判定するステップと、を含む、請求項1に記載の方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、一般に、半導体技術の分野に関するものであり、より具体的には、3次元(3D)メモリのための入出力電圧トレーニングのための方法、関連システム、および関連媒体に関するものである。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
製造コストを削減し記憶密度を増大するためにメモリデバイスがより小さなダイサイズに縮小されるにつれて、平面型メモリセルを縮小することは、処理技術の限界と信頼性の問題のために課題となっている。3次元NAND型フラッシュメモリデバイスなどの3次元(3D)メモリアーキテクチャは、平面型メモリセルにおける密度や性能の限界に対処することができる。3次元NAND型フラッシュメモリデバイスとホスト(プロセッサデバイスなど)または他の集積回路(IC:Integrated Circuit)デバイスとの間で通信される信号の精度を向上させるため、これらのデバイス内の回路(受信機や送信機など)を較正するために多くの従来技術が利用可能である。3次元NAND型フラッシュメモリデバイスの初期化手順には、電源投入と初期化、ZQ較正、Vref DQ較正、リード/ライトトレーニングの4つのフェーズを含めることができる。
【発明の概要】
【課題を解決するための手段】
【０００３】
本開示では、3次元(3D)メモリデバイスおよび入出力電圧トレーニングの方法の態様が説明される。
【０００４】
本開示の一態様は、3次元(3D)メモリデバイスの入出力電圧トレーニングのための方法を提供する。この方法は、(1)オンダイ終端(ODT:On-Die Termination)イネーブル状態に基準電圧値を設定する操作と、(2)3Dメモリデバイスをライトトレーニングプロセス(write training process)を行うように制御する操作と、(3)さらなるライトトレーニングプロセスが必要であるかどうかを判定する操作と、(4)さらなるライトトレーニングプロセスが必要とされると判定したことに応答して、操作(1)、(2)および(3)を繰り返す操作と、(5)さらなるライトトレーニングプロセスが必要とされないと判定したことに応答して、基準電圧値を最適化基準電圧値として設定する操作と、で構成することができる。
【０００５】
いくつかの実施形態では、基準電圧値を設定することは、オンダイ終端(ODT)イネーブル状態であれODTディセーブル状態であれ、行われる。
【０００６】
いくつかの実施形態では、基準電圧値を設定することは、第1のトリミング信号を用いて、主電圧源を制御して基準電圧生成信号を生成することを含む。
【０００７】
いくつかの実施形態では、基準電圧値を設定することは、第2のトリミング信号とブースタイネーブル制御信号(booster enable control signal)を用いて、電圧ブースタを制御し、基準電圧ブースト信号を生成することをさらに含む。
【０００８】
いくつかの実施形態では、基準電圧値を設定することは、少なくとも基準電圧生成信号および基準電圧ブースト信号に基づいて基準電圧値を生成することをさらに含む。
【０００９】
いくつかの実施形態では、基準電圧値を設定することはさらに、ブースタイネーブル制御信号の第1の高レベルの第1の期間に基準電圧をそれまでの値からデフォルト値に変更することと、ブースタイネーブル制御信号の第2の高レベルの第2の期間に基準電圧をデフォルト値からライトトレーニング用の新しい値に変更することと、を含む。
【００１０】
いくつかの実施形態では、基準電圧値を設定することはさらに、第1のトリミング信号とブースタイネーブル制御信号を用いて電圧ブースタを制御し、基準電圧ブースト信号を生成することと、第1のトリミング信号と開始イネーブル制御信号を用いて基準電圧開始回路を制御し、基準電圧開始信号を生成することを含む。
（【００１１】以降は省略されています）

関連特許