特許ウォッチ

公開番号2024082590
公報種別公開特許公報(A)
公開日2024-06-20
出願番号2022196543
出願日2022-12-08
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人個人,個人,個人
主分類G11C 7/10 20060101AFI20240613BHJP(情報記憶)
要約【課題】入出力回路の温度マージン及び電圧マージンを広げることなく、温度変動及び電圧変動に対応可能な半導体記憶装置を提供する。
【解決手段】メモリセルアレイ(110,210)と、メモリセルアレイに信号を入出力する入出力回路(23)と、メモリセルアレイの温度に応じた温度情報を生成する温度取得回路(29)と、を備え、温度情報に基づいて入出力回路の特性を補正する、半導体記憶装置。
【選択図】図1
特許請求の範囲【請求項１】
入出力用端子と、
メモリセルアレイと、
前記入出力用端子と前記メモリセルアレイとの間で信号を入出力する入出力回路と、
前記入出力用端子に接続され、回路特性を調整可能な、終端回路と、
前記メモリセルアレイの温度情報を出力可能な温度センサと、
前記温度センサから出力される前記温度情報に対応した温度コードを保持するレジスタと、
前記レジスタに格納される前記温度コードを更新する温度情報更新回路と、
を備え、
前記レジスタに格納される前記温度コードが更新されると、前記終端回路の前記回路特性が調整される、半導体記憶装置。
続きを表示（約 230 文字）【請求項２】
入出力用端子と、
電源入力用端子と、
メモリセルアレイと、
前記入出力用端子と前記メモリセルアレイとの間で信号を入出力し、回路特性が調整可能な入力回路を有する、入出力回路と、
前記電源入力用端子に入力される電源電圧の電圧情報を取得する電圧取得回路と、を備え、
前記電圧取得回路によって前記電圧情報の変更が検知されると、前記入出力回路の前記入力回路の前記回路特性が調整される、半導体記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体記憶装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
下記特許文献１に記載されている半導体記憶装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－６１６２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は、入出力回路の温度マージン及び電圧マージンを広げることなく、温度変動及び電圧変動に対応可能な半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本開示は半導体記憶装置であって、メモリセルアレイと、メモリセルアレイに信号を入出力する入出力回路と、メモリセルアレイの温度に応じた温度情報を生成する温度取得回路と、を備え、温度情報に基づいて前記入出力回路の特性を補正する。また、本開示による半導体記憶装置は、メモリセルアレイと、メモリセルアレイに信号を入出力する入出力回路と、メモリセルアレイとコントローラとの間で信号を送受信する際に用いられる電圧情報を取得する電圧取得回路と、を備え、電圧情報に基づいて入出力回路の特性を補正する。
【発明の効果】
【０００６】
本開示によれば、入出力回路の温度マージン及び電圧マージンを広げることなく、温度変動及び電圧変動に対応可能な半導体記憶装置を提供することができる。
【図面の簡単な説明】
【０００７】
図１は、実施形態に係るメモリシステムの構成を説明するためのブロック図である。
図２は、実施形態に係る半導体記憶装置の構成を説明するためのブロック図である。
図３は、実施形態に係る入出力回路及びＺＱ較正回路の構成を説明するためのブロック図である。
図４は、実施形態に係る半導体記憶装置のデータ入力動作を説明するためのタイミングチャートである。
図５は、入力回路の構成を示す回路図である。
図６は、入力回路の構成を示す回路図である。
図７は、入力回路の構成を示す回路図である。
図８は、入力回路の構成を示す回路図である。
図９は、入力回路の構成を示す回路図である。
図１０は、入力回路の構成を示す回路図である。
図１１は、終端回路を模式的に示す回路図である。
図１２は、常時ＶＣＣＱ検知を行う場合のフローチャートである。
図１３は、常時ＶＣＣＱ検知を行う場合のタイミングチャートである。
図１４は、ＺＱ較正動作と並列にＶＣＣＱ検知を行う場合のフローチャートである。
図１５は、ＺＱ較正動作と並列にＶＣＣＱ検知を行う場合のタイミングチャートである。
図１６は、ＶＣＣＱ検知を説明するための回路図である。
図１７は、温度取得回路の構成を示す回路図である。
図１８は、温度取得回路の動作を説明するためのタイミングチャートである。
図１９は、温度取得回路の動作を説明するためのフローチャートである。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
【０００９】
なお、以下の説明では、信号Ｘ＜ｍ：０＞（ｍは自然数）とは、（ｍ＋１）ビットの信号であり、各々が１ビットの信号である信号Ｘ＜０＞、Ｘ＜１＞、…、及びＸ＜ｍ＞の集合を意味する。また、構成要素Ｙ＜ｍ：０＞とは、信号Ｘ＜ｍ：０＞の入力又は出力に１対１に対応する構成要素Ｙ＜０＞、Ｙ＜１＞、…、及びＹ＜ｍ＞の集合を意味する。
【００１０】
本実施形態に係る半導体記憶装置について説明する。本実施形態に係る半導体記憶装置は、例えば、ＮＡＮＤ型フラッシュメモリを含む。
（【００１１】以降は省略されています）

関連特許