特許ウォッチ

公開番号2024072157
公報種別公開特許公報(A)
公開日2024-05-27
出願番号2022182859
出願日2022-11-15
発明の名称回路ユニットの製造方法
出願人カヤバ株式会社
代理人個人
主分類H05K 3/34 20060101AFI20240520BHJP(他に分類されない電気技術)
要約【課題】電子部品の実装品質の向上および電流容量の確保に資する。
【解決手段】面実装型電子部品20を載置するランド部16a、17aのバイアホール24が形成されていない領域にはんだペースト40を塗布する第1の工程と、面実装型電子部品をマウントする第2の工程と、面実装型電子部品20をランド部16a、17aに仮固定させる第3の工程と、面実装型電子部品20の実装面11aの裏面11bにおけるバイアホール24が形成されている領域にはんだペースト50を塗布する第4の工程と、面実装型電子部品20を回路基板10に固定させる第5の工程と、を備える。
【選択図】図6
特許請求の範囲【請求項１】
回路基板の面実装型電子部品が実装される実装面に、バイアホールを覆うように、実装面用リフローマスクを載置し、前記面実装型電子部品を載置するランド部の前記バイアホールが形成されていない領域にはんだペーストを塗布する第１の工程と、
前記ランド部に前記面実装型電子部品をマウントする第２の工程と、
加熱炉に、前記面実装型電子部品がマウントされた前記回路基板を入れ、前記はんだペーストを溶融させ、前記面実装型電子部品がマウントされた前記回路基板を前記加熱炉から取り出し、冷却により前記面実装型電子部品を前記ランド部に仮固定させる第３の工程と、
前記面実装型電子部品の実装面の裏面に、裏面用リフローマスクを載置して、前記バイアホールが形成されている領域に前記はんだペーストを塗布する第４の工程と、
前記加熱炉に、前記バイアホールが形成されている領域に前記はんだペーストが塗布された前記回路基板を入れ、前記はんだペーストを溶融させ、前記バイアホールが形成されている領域に前記はんだペーストが塗布された前記回路基板を前記加熱炉から取り出し、前記冷却により前記面実装型電子部品を前記回路基板に固定させる第５の工程と、
を備えたことを特徴とする回路ユニットの製造方法。
続きを表示（約 200 文字）【請求項２】
前記第４の工程において、前記実装面の裏面の前記バイアホールが形成されている領域に塗布される前記はんだペーストの量は、前記実装面の前記ランド部における前記バイアホールが形成されている領域に塗布される前記はんだペースト量に前記ランド部に形成された全ての前記バイアホールの容積に相当する前記はんだペースト量を加えた量であることを特徴とする請求項１に記載の回路ユニットの製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、回路ユニットの製造方法に関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
一般に、基板として、実装される電子部品における電流容量の確保あるいは放熱効率の向上を目的として、バイアホールを用いた多層基板が用いられている。
この種の基板では、その製造工程において、バイアホール内に溶融した半田が流れこむ場合があり、その溶融した半田が裏面側で固まり、裏面側に所謂半田ボールが形成され、その半田ボールが裏面側に突出することがある。
【０００３】
上記のような問題を解決するものとして、例えば、放熱用半田付けランド部とヒートシンクとを面接触で密着させる半田層を形成するとともに、バイアホールを通して他面側に漏出する溶融半田を半田吸収用ランド部に流出させて開口部に、その半田吸収用ランド部を囲むソルダーレジストに被せるメタルマスクの厚さより低い偏平に付着させ、プリント基板の他面側で半田吸収用ランド部を囲むソルダーレジストにメタルマスクを載置し、半田吸収用ランド部ではバイアホールの開口部分で固化している半田を被覆した状態でクリーム半田をスキージで塗布し、そのクリーム半田をセカンドリフローして、半田吸収用ランド部に半田層を形成させるプリント基板の製造方法が開示されている（例えば、特許文献１参照）。
【０００４】
また、回路装置は、第１ランド部、第２ランド部及び第３ランド部と、第２ランド部と第３ランド部とをつなぐバイアホールと、を有する基板を備え、第１ランド部に第１ハンダ部を介して接合された第１電子部品を備えている。さらに、基板は、第２ランド部に接合され、基板の厚み方向への厚み寸法が第１ハンダ部よりも薄い寸法とされた第２ハンダ部と、バイアホール内に入り込んだ状態でバイアホールの内周面に接合された第３ハンダ部と、を備え、回路装置は、第３ランド部に第４ハンダ部を介して接合され、第１電子部品よりも重い第２電子部品を備えている回路装置が開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
特許第５１４２１１９号公報
特開２０１９－１８６３９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の技術は、そもそも、電子部品の放熱効率の向上を目的とするものである。そして、その目的を達するために、電子部品が実装される面の裏面に、バイアホールによって、電子部品の実装面と電気的に接続された、できるだけ大きな表面積を有するランド部を設け、そのランド部表面の酸化を防止するために、そのランド部に半田を固着させるという周知技術に基づいて、電子部品の実装工程において、その裏面側に発生する半田ボールにクリーム半田を塗布し、そのクリーム半田を通常の加熱・冷却処理することによって、半田ボールを消滅させるものである。
つまり、特許文献１に記載の技術は、電子部品の放熱効率の向上には資するものの、例えば、電子部品の電流容量の確保を目的とする場合には、表面積の大きい半田吸収用ランド部を設けることによって、電子部品の実装密度の減少や基板の大型化を招くという課題がある。
【０００７】
また、特許文献２に記載の技術は、重い重量の電子部品が基板から落下することを抑制することを目的とするものであり、回路基板の一方の面には、軽い重量の第１電子部品を載置する第１ランド部と、電子部品を載置しない第２ランド部を形成し、もう一方の面には、第２ランド部とバイアホールを介して接続され、第１電子部品よりも重量の重い第２電子部品を載置する第３ランド部が設けられている。そして、回路基板の一方の面から、一連のリフロー工程を行い、次いで、回路基板の他方の面に対して、一連のリフロー工程を行うことによって、重量の重い第２電子部品が基板から落下することを抑制するものである。
つまり、回路基板の一方の面に対する一連のリフロー工程において、バイアホール内に半田を充填させることによって、回路基板の他方の面に対する一連のリフロー工程において、第３ランド部に塗布され、溶融した半田が第２ランド部に流出しないことを意図したものである。
なお、回路基板の一方の面に対する一連のリフロー工程において、第３ランド部に半田ボールが形成されるが、その対処方法は、特許文献１に記載の技術と同様の手法であるため、特許文献２に記載の技術についても特許文献１に記載の技術と同様の課題がある。
【０００８】
本発明は、上述の課題に鑑みてなされたものであり、電子部品の実装品質の向上および電流容量の確保に資する回路ユニットの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
形態１；本発明の１またはそれ以上の実施形態は、回路基板の面実装型電子部品が実装される実装面に、バイアホールを覆うように、実装面用リフローマスクを載置し、前記面実装型電子部品を載置するランド部の前記バイアホールが形成されていない領域にはんだペーストを塗布する第１の工程と、前記ランド部に前記面実装型電子部品をマウントする第２の工程と、加熱炉に、前記面実装型電子部品がマウントされた前記回路基板を入れ、前記はんだペーストを溶融させ、前記面実装型電子部品がマウントされた前記回路基板を前記加熱炉から取り出し、冷却により前記面実装型電子部品を前記ランド部に仮固定させる第３の工程と、前記面実装型電子部品の実装面の裏面に、裏面用リフローマスクを載置して、前記バイアホールが形成されている領域に前記はんだペーストを塗布する第４の工程と、前記加熱炉に、前記バイアホールが形成されている領域に前記はんだペーストが塗布された前記回路基板を入れ、前記はんだペーストを溶融させ、前記バイアホールが形成されている領域に前記はんだペーストが塗布された前記回路基板を前記加熱炉から取り出し、前記冷却により前記面実装型電子部品を前記回路基板に固定させる第５の工程と、を備えたことを特徴とする回路ユニットの製造方法を提案している。
【００１０】
形態２；本発明の１またはそれ以上の実施形態は、前記第４の工程において、前記実装面の裏面の前記バイアホールが形成されている領域に塗布される前記はんだペーストの量は、前記実装面の前記ランド部における前記バイアホールが形成されている領域に塗布される前記はんだペースト量に前記ランド部に形成された全ての前記バイアホールの容積に相当する前記はんだペースト量を加えた量であることを特徴とする回路ユニットの製造方法を提案している。
【発明の効果】
（【００１１】以降は省略されています）

関連特許