特許ウォッチ

公開番号2024042305
公報種別公開特許公報(A)
公開日2024-03-28
出願番号2022146920
出願日2022-09-15
発明の名称磁気記憶装置
出願人キオクシア株式会社
代理人弁理士法人スズエ国際特許事務所
主分類H10B 61/00 20230101AFI20240321BHJP()
要約【課題】隣接するメモリセルを適切に分離することが可能な磁気記憶装置を提供する。
【解決手段】実施形態に係る磁気記憶装置は、下部絶縁層40と、下部絶縁層内に設けられた第1及び第2の下部導電部10と、下部絶縁層上及び第1の下部導電部上に設けられ、第1の磁気抵抗効果素子31と、第1のスイッチング素子32と、第1の下部電極33とが第2の方向に積層された第1のメモリセル30と、下部絶縁層上及び第2の下部導電部上に設けられ、第2の磁気抵抗効果素子31と、第2のスイッチング素子32と、第2の下部電極33とが第2の方向に積層された第2のメモリセル30とを備え、第3の方向から見て、第1の下部導電部の第1の方向の幅は第1の下部電極の第1の方向の幅よりも狭く、第2の下部導電部の第1の方向の幅は第2の下部電極の第1の方向の幅よりも狭く、下部絶縁層は、第1のメモリセルと第2のメモリセルとの間の領域の下方に空所45を有する。
【選択図】図2A
特許請求の範囲【請求項１】
下部絶縁層と、
前記下部絶縁層内に設けられた第１の下部導電部と、
前記下部絶縁層内に設けられ、前記第１の下部導電部と離間し、前記第１の下部導電部と第１の方向で隣接する第２の下部導電部と、
前記下部絶縁層上及び前記第１の下部導電部上に設けられた第１のメモリセルであって、第１の磁気抵抗効果素子と、第１のスイッチング素子と、前記第１の下部導電部に接続された第１の下部電極とが、前記第１の方向と交差する第２の方向に積層された第１のメモリセルと、
前記下部絶縁層上及び前記第２の下部導電部上に設けられ、前記第１のメモリセルと前記第１の方向で隣接する第２のメモリセルであって、第２の磁気抵抗効果素子と、第２のスイッチング素子と、前記第２の下部導電部に接続された第２の下部電極とが、前記第２の方向に積層された第２のメモリセルと、
を備えた磁気記憶装置であって、
前記第１及び第２の方向と交差する第３の方向から見て、前記第１の下部導電部の前記第１の方向の幅は前記第１の下部電極の前記第１の方向の幅よりも狭く、前記第２の下部導電部の前記第１の方向の幅は前記第２の下部電極の前記第１の方向の幅よりも狭く、
前記下部絶縁層は、前記第１のメモリセルと前記第２のメモリセルとの間の領域の下方に空所を有する
ことを特徴とする磁気記憶装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１の下部導電部は、前記第３の方向に延伸する第１の下部配線であり、
前記第２の下部導電部は、前記第３の方向に延伸する第２の下部配線であり、
前記空所は、前記第１の下部配線と前記第２の下部配線との間に位置し、前記第３の方向に延伸している
ことを特徴とする請求項１に記載の磁気記憶装置。
【請求項３】
前記第１の下部電極は、前記下部絶縁層上及び前記第１の下部配線上に設けられ、
前記第２の下部電極は、前記下部絶縁層上及び前記第２の下部配線上に設けられている
ことを特徴とする請求項２に記載の磁気記憶装置。
【請求項４】
前記下部絶縁層は、
第１の絶縁材料で形成され、前記第１の下部配線の一対の側面を挟む一対の部分及び前記第２の下部配線の一対の側面を挟む一対の部分を含む第１の絶縁層と、
前記第１の絶縁材料と異なる第２の絶縁材料で形成され、前記空所の一対の内側面に沿って前記第３の方向に延伸する一対の部分を含む第２の絶縁層と、
を含む
ことを特徴とする請求項２に記載の磁気記憶装置。
【請求項５】
前記第２の絶縁層の上面の高さ方向の位置は、前記第１の絶縁層の上面の高さ方向の位置よりも低い
ことを特徴とする請求項４に記載の磁気記憶装置。
【請求項６】
前記空所の底部は、前記第２の絶縁層によって塞がれている
ことを特徴とする請求項４に記載の磁気記憶装置。
【請求項７】
前記下部絶縁層は、前記第２の絶縁材料で形成され、前記第１の下部配線の前記一対の側面に沿って前記第３の方向に延伸する一対の部分と、前記第２の下部配線の前記一対の側面に沿って前記第３の方向に延伸する一対の部分とを含む第３の絶縁層を、さらに含む
ことを特徴とする請求項４に記載の磁気記憶装置。
【請求項８】
前記第１の下部導電部は、第１のプラグ電極であり、
前記第２の下部導電部は、第２のプラグ電極であり、
前記空所は、前記第１のプラグ電極と前記第２のプラグ電極との間に位置する
ことを特徴とする請求項１に記載の磁気記憶装置。
【請求項９】
前記第１の下部電極は、前記下部絶縁層上及び前記第１のプラグ電極上に設けられ、
前記第２の下部電極は、前記下部絶縁層上及び前記第２のプラグ電極上に設けられている
ことを特徴とする請求項８に記載の磁気記憶装置。
【請求項１０】
前記下部絶縁層は、
第１の絶縁材料で形成され、第１のプラグ電極の側面を囲む部分及び第２のプラグ電極の側面を囲む部分を含む第１の絶縁層と、
前記第１の絶縁材料と異なる第２の絶縁材料で形成され、前記空所の内側面に沿って設けられた第２の絶縁層と、
を含む
ことを特徴とする請求項８に記載の磁気記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、磁気記憶装置に関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
半導体基板上に磁気抵抗効果素子及びセレクタ（スイッチング素子）を含むメモリセルが集積化された磁気記憶装置が提案されている。
【先行技術文献】
【特許文献】
【０００３】
米国特許第１１０３７９９１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
隣接するメモリセルを適切に分離することが可能な磁気記憶装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る磁気記憶装置は、下部絶縁層と、前記下部絶縁層内に設けられた第１の下部導電部と、前記下部絶縁層内に設けられ、前記第１の下部導電部と離間し、前記第１の下部導電部と第１の方向で隣接する第２の下部導電部と、前記下部絶縁層上及び前記第１の下部導電部上に設けられた第１のメモリセルであって、第１の磁気抵抗効果素子と、第１のスイッチング素子と、前記第１の下部導電部に接続された第１の下部電極とが、前記第１の方向と交差する第２の方向に積層された第１のメモリセルと、前記下部絶縁層上及び前記第２の下部導電部上に設けられ、前記第１のメモリセルと前記第１の方向で隣接する第２のメモリセルであって、第２の磁気抵抗効果素子と、第２のスイッチング素子と、前記第２の下部導電部に接続された第２の下部電極とが、前記第２の方向に積層された第２のメモリセルと、を備えた磁気記憶装置であって、前記第１及び第２の方向と交差する第３の方向から見て、前記第１の下部導電部の前記第１の方向の幅は前記第１の下部電極の前記第１の方向の幅よりも狭く、前記第２の下部導電部の前記第１の方向の幅は前記第２の下部電極の前記第１の方向の幅よりも狭く、前記下部絶縁層は、前記第１のメモリセルと前記第２のメモリセルとの間の領域の下方に空所を有する。
【図面の簡単な説明】
【０００６】
第１の実施形態に係る磁気記憶装置の基本的な構成を模式的に示した斜視図である。
第１の実施形態に係る磁気記憶装置の詳細な構成を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置の詳細な構成を模式的に示した平面パターン図である。
第１の実施形態に係る磁気記憶装置の磁気抵抗効果素子の基本的な構成を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置のセレクタの基本的な構成を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置のセレクタの電流－電圧特性を模式的に示した図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第１の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第２の実施形態に係る磁気記憶装置の詳細な構成を模式的に示した断面図である。
第２の実施形態に係る磁気記憶装置の詳細な構成を模式的に示した平面パターン図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
第２の実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した平面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態を説明する。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る磁気記憶装置の基本的な構成を模式的に示した斜視図である。
【０００９】
図１に示した磁気記憶装置は、半導体基板（図示せず）を含む下部構造（図示せず）上に設けられており、それぞれがＸ方向に延伸する複数の下部配線１０と、それぞれがＹ方向に延伸する複数の上部配線２０と、複数の下部配線１０と複数の上部配線２０との間に設けられた複数のメモリセル３０とを含んでいる。
【００１０】
下部配線１０及び上部配線２０の一方はワード線に対応し、下部配線１０及び上部配線２０の他方はビット線に対応する。メモリセル３０は、互いに直列接続された磁気抵抗効果素子３１及びセレクタ（スイッチング素子）３２を含んでおり、磁気抵抗効果素子３１及びセレクタ３２はＺ方向に積層されている。
（【００１１】以降は省略されています）

関連特許