特許ウォッチ

公開番号2025141191
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024041012
出願日2024-03-15
発明の名称半導体装置および半導体装置を備える電子機器
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H02M 3/07 20060101AFI20250919BHJP(電力の発電,変換,配電)
要約【課題】半導体装置は、書き込み電圧の生成に関して、さらなる検討の余地があった。
【解決手段】半導体装置100は、発振回路OSCと、パルス信号HICLK、HIBCLKを生成するように構成された信号生成回路10、20と、チャージポンプ回路2と、を備えている。信号生成回路10、20は、ハイサイドスイッチQ1、Q3およびローサイドスイッチQ2、Q4と、パルス信号HICLK、HIBCLKのハイレベルの電圧値を入力電圧Vccの電圧値より低い値に制限するように構成された出力制限回路30と、を備えている。
【選択図】図4
特許請求の範囲【請求項１】
基準クロック信号を生成するように構成された発振回路と、
前記基準クロック信号と同相または逆相であって、入力電圧に応じたハイレベルとローレベルの電圧値を有するパルス信号を生成するように構成された信号生成回路と、
前記パルス信号に応じて前記入力電圧よりも高電圧である昇圧電圧を生成するように構成されたチャージポンプ回路と、
を備え、
前記信号生成回路は、
前記入力電圧の印加端と前記ローレベルの電圧の印加端との間に直列に接続されたハイサイドスイッチおよびローサイドスイッチと、
前記ハイサイドスイッチと前記ローサイドスイッチとの接続ノードと前記ハイサイドスイッチとの間に接続され、前記パルス信号のハイレベルの電圧値を前記入力電圧の電圧値より低い値に制限するように構成された出力制限回路と、
を備える半導体装置。
続きを表示（約 600 文字）【請求項２】
前記出力制限回路は、
ゲートに駆動電圧の入力を受けて駆動制御されるスイッチ素子と、
前記駆動電圧を生成するように構成された駆動電圧生成回路と、
を含み、前記駆動電圧に応じた前記スイッチ素子のオン抵抗値によって、前記パルス信号のハイレベルの電圧値を制限する請求項１に記載の半導体装置。
【請求項３】
前記スイッチ素子は、デプレッション型トランジスタである請求項２に記載の半導体装置。
【請求項４】
前記駆動電圧生成回路は、温度が上昇するにつれて前記駆動電圧を上昇するような温度特性を有するように構成されている請求項２に記載の半導体装置。
【請求項５】
前記信号生成回路は、前記同相のパルス信号および前記逆相のパルス信号の双方を生成し、
前記出力制限回路は、前記同相のパルス信号および前記逆相のパルス信号のそれぞれのハイレベルの電圧値を制限する請求項１に記載の半導体装置。
【請求項６】
請求項１に記載に半導体装置と、
前記昇圧電圧に基づいて駆動するように構成された電子回路と、
を備える電子機器。
【請求項７】
前記電子回路は、前記昇圧電圧を印加されてデータの書き込み／読み出しを行うように構成された不揮発性メモリを含む請求項６に記載の電子機器。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、半導体装置および半導体装置を備える電子機器に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、チャージポンプ回路を備える半導体装置がある。この半導体装置は、チャージポンプによる昇圧動作によって書き込み電圧を生成し、不揮発性メモリへのデータのイレース、ライト動作を行う。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－１２４０７８号公報
【０００５】
［概要］
特許文献１で開示されている半導体装置は、書き込み電圧の生成に関して、さらなる検討の余地があった。
【０００６】
本明細書中に開示されている半導体装置は、発振回路と、信号生成回路と、チャージポンプ回路と、を備える。発振回路は、基準クロック信号を生成するように構成されている。信号生成回路は、基準クロック信号と同相または逆相であって、入力電圧に応じたハイレベルとローレベルの電圧値を有するパルス信号を生成するように構成されている。チャージポンプ回路は、パルス信号に応じて入力電圧よりも高電圧である昇圧電圧を生成するように構成されている。信号生成回路は、入力電圧の印加端とローレベルの電圧の印加端との間に直列に接続されたハイサイドスイッチおよびローサイドスイッチと、ハイサイドスイッチとローサイドスイッチとの接続ノードとハイサイドスイッチとの間に接続され、パルス信号のハイレベルの電圧値を入力電圧の電圧値より低い値に制限するように構成された出力制限回路と、を備えている。
【０００７】
本明細書中に開示されている電子機器は、上記構成の半導体装置と、昇圧電圧の入力を受けて駆動するように構成された電子回路と、を備える。
【図面の簡単な説明】
【０００８】
図１は、比較例の半導体装置５０を示す図である。
図２は、チャージポンプ回路２のチャージポンプ動作中の同相クロック信号ＨＩＣＬＫおよび書き込み電圧ＶＰＰを示すブラフである。
図３は、半導体装置１００の構成を示す図である。
図４は、昇圧クロック生成回路１ｘの内部の構成を示す図である。
図５は、基準クロック信号ＣＬＫと同相クロック信号ＨＩＣＬＫのパルス波形を示すタイミングチャートである。
図６は、チャージポンプ回路２のチャージポンプ動作中の同相クロック信号ＨＩＣＬＫおよび書き込み電圧ＶＰＰを示すブラフである。
図７は、第２実施形態に係る半導体装置１００の出力制限回路３０を示す図である。
図８は、駆動電圧Ｖｒｅｇ、およびハイレベル時の同相クロック信号ＨＩＣＬＫの電圧値と温度との関係を示すグラフである。
図９は、書き込み電圧ＶＰＰの電圧値と、温度との関係を示すグラフである。
【０００９】
［詳細な説明］
先ず、半導体装置５０について、本開示の半導体装置１００の比較例として説明する。次いで、比較例の問題点を説明し、その後に本開示の半導体装置１００について説明する。
【００１０】
＜比較例の半導体装置５０について＞
図１は、比較例の半導体装置５０を示す図である。比較例に係る半導体装置５０は、不図示の不揮発性メモリ（例えば、ＥＥＰＲＯＭ[Electrically Erasable Programmable Read-Only Memory]等）に対してデータのイレース、ライトを行うための書き込み電圧ＶＰＰを生成するように構成されている。図１に示すように、半導体装置５０は、オシレータＯＳＣと、昇圧クロック生成回路１ｙと、チャージポンプ回路２と、電圧検出回路３と、入力電圧生成回路４と、を含んでいる。
（【００１１】以降は省略されています）

関連特許