特許ウォッチ

公開番号2025141069
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024040815
出願日2024-03-15
発明の名称半導体モジュール
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20250919BHJP(基本的電気素子)
要約【課題】並列接続された複数のトランジスタが安定して動作すること。
【解決手段】半導体モジュール10は、第1ゲート電極パッド22を含む第1トランジスタチップ20と、第2ゲート電極パッド32を含む第2トランジスタチップ30と、第5パッド45を含むゲートドライバチップ40と、第1ゲート電極パッド22と第5パッド45とを電気的に接続するのに用いられる第1ゲート接続部160と、第2ゲート電極パッド32と第5パッド45とを電気的に接続するのに用いられる第2ゲート接続部170と、を含む。第1ゲート接続部160は、第1インダクタンス成分を含む。第2ゲート接続部170は、第2インダクタンス成分を含む。第1インダクタンス成分および第2インダクタンス成分によって、結合係数が負になるトランスTRが構成されている。
【選択図】図8
特許請求の範囲【請求項１】
第１ゲート電極パッド、第１ソース電極パッド、および第１ドレイン電極パッドを含む第１トランジスタチップと、
第２ゲート電極パッド、第２ソース電極パッド、および第２ドレイン電極パッドを含む第２トランジスタチップと、
ゲート信号用パッドを含むゲートドライバチップと、
前記第１ゲート電極パッドと前記ゲート信号用パッドとを電気的に接続するのに用いられる第１ゲート接続部と、
前記第２ゲート電極パッドと前記ゲート信号用パッドとを電気的に接続するのに用いられる第２ゲート接続部と、
外部に露出したソース端子およびドレイン端子と、
を含み、
前記第１ソース電極パッド、前記第２ソース電極パッド、および前記ソース端子が互いに電気的に接続され、
前記第１ドレイン電極パッド、前記第２ドレイン電極パッド、および前記ドレイン端子が互いに電気的に接続され、
前記第１ゲート接続部は、第１インダクタンス成分を含み、
前記第２ゲート接続部は、第２インダクタンス成分を含み、
前記第１インダクタンス成分および前記第２インダクタンス成分によって、結合係数が負になるトランスが構成されている
半導体モジュール。
続きを表示（約 1,300 文字）【請求項２】
前記第１ゲート接続部は、第１部分を含む第１配線パターンを備え、
前記第２ゲート接続部は、前記第１部分と並んで配置されている第２部分を含む第２配線パターンを備え、
前記第１部分は、前記第１インダクタンス成分を含み、
前記第２部分は、前記第２インダクタンス成分を含み、
前記第１部分と前記第２部分とによって前記トランスが構成されている
請求項１に記載の半導体モジュール。
【請求項３】
前記第１部分は、平面視において環状であり、
前記第２部分は、平面視において前記第１部分を囲うとともに前記第１部分に沿って延びる環状である
請求項２に記載の半導体モジュール。
【請求項４】
前記第２部分は、前記第１部分に流れる電流の向きと逆向きの電流が流れるように構成されている
請求項２に記載の半導体モジュール。
【請求項５】
前記ゲート信号用パッドと前記第１ゲート電極パッドおよび前記第２ゲート電極パッドとの間の電流経路において、当該電流経路が分離される分離領域と、
前記分離領域に配置された抵抗チップと、
を含む
請求項２に記載の半導体モジュール。
【請求項６】
前記抵抗チップは、前記電流経路のうち前記ゲート信号用パッドと前記第１配線パターンおよび前記第２配線パターンとの間の電流経路に設けられている
請求項５に記載の半導体モジュール。
【請求項７】
前記分離領域は、
前記第１配線パターンおよび前記第２配線パターンの双方が接続される第１分離パターンと、
前記ゲート信号用パッドに電気的に接続され、前記第１分離パターンから離隔して配置された第２分離パターンと、
を含み、
前記第１配線パターンおよび前記第２配線パターンは、前記第１分離パターンから前記電流経路を分岐するように延びており、
前記抵抗チップは、前記第１分離パターンと前記第２分離パターンとの間に接続されている
請求項６に記載の半導体モジュール。
【請求項８】
前記第１部分は、前記第１分離パターンの第１端部から第１周方向に延びる環状であり、
前記第２部分は、前記第１分離パターンの前記第１端部とは反対側の第２端部から前記第１周方向とは逆の第２周方向に延びる環状を有する
請求項７に記載の半導体モジュール。
【請求項９】
前記第１ゲート接続部は、前記第１配線パターンと前記第１ゲート電極パッドとを接続する第１ゲートワイヤを含み、
前記第２ゲート接続部は、前記第２配線パターンと前記第２ゲート電極パッドとを接続する第２ゲートワイヤを含む
請求項８に記載の半導体モジュール。
【請求項１０】
前記第１ゲートワイヤは、前記第１配線パターンの先端部に接続されており、
前記第２ゲートワイヤは、前記第２配線パターンの先端部に接続されている
請求項９に記載の半導体モジュール。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体モジュールに関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１には、互いに並列接続されたトランジスタＮ１，Ｎ２を有するスイッチ装置が開示されている。トランジスタＮ１，Ｎ２は、共通のゲート信号に応じてオンオフされるように構成されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１９／１１６７３７号
【０００４】
［概要］
並列接続された複数のトランジスタが安定して動作することが望ましい。
【０００５】
本開示の一態様の半導体モジュールは、第１ゲート電極パッド、第１ソース電極パッド、および第１ドレイン電極パッドを含む第１トランジスタチップと、第２ゲート電極パッド、第２ソース電極パッド、および第２ドレイン電極パッドを含む第２トランジスタチップと、ゲート信号用パッドを含むゲートドライバチップと、前記第１ゲート電極パッドと前記ゲート信号用パッドとを電気的に接続するのに用いられる第１ゲート接続部と、前記第２ゲート電極パッドと前記ゲート信号用パッドとを電気的に接続するのに用いられる第２ゲート接続部と、外部に露出したソース端子およびドレイン端子と、を含み、前記第１ソース電極パッド、前記第２ソース電極パッド、および前記ソース端子が互いに電気的に接続され、前記第１ドレイン電極パッド、前記第２ドレイン電極パッド、および前記ドレイン端子が互いに電気的に接続され、前記第１ゲート接続部は、第１インダクタンス成分を含み、前記第２ゲート接続部は、第２インダクタンス成分を含み、前記第１インダクタンス成分および前記第２インダクタンス成分によって、結合係数が負になるトランスが構成されている。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る例示的な半導体モジュールの概略斜視図である。
図２は、図１の半導体モジュールの内部の概略平面図である。
図３は、図１の半導体モジュールの概略裏面図である。
図４は、図２のＦ４－Ｆ４線で半導体モジュールを切断した概略断面図である。
図５は、図２のＦ５－Ｆ５線で半導体モジュールを切断した概略断面図である。
図６は、図２の第１トランジスタチップの内部の一部を拡大した概略平面図である。
図７は、図６のＦ７－Ｆ７線で第１トランジスタチップを切断した概略断面図である。
図８は、図２の第１ゲート接続部、第２ゲート接続部、およびその周辺を拡大した概略平面図である。
図９は、第１実施形態に係る例示的な半導体モジュールの概略回路図である。
図１０は、図９の第１トランジスタおよび第２トランジスタに対するゲート電流を説明するための回路図である。
図１１は、図９の第１トランジスタおよび第２トランジスタに対するゲート電流を説明するための回路図である。
図１２は、第２実施形態に係る例示的な半導体モジュールにおいて、当該半導体モジュールの内部のうち第１トランジスタチップ、第２トランジスタチップ、およびその周辺を拡大した概略平面図である。
図１３は、第３実施形態に係る例示的な半導体モジュールにおいて、当該半導体モジュールの内部のうち第１トランジスタチップ、第２トランジスタチップ、およびその周辺を拡大した概略平面図である。
図１４は、図１３における第１ゲート接続部、第２ゲート接続部、およびその周辺を拡大した概略平面図である。
図１５は、変更例の半導体モジュールにおいて、当該半導体モジュールの内部のうち第１ゲート接続部、第２ゲート接続部、およびその周辺を拡大した概略平面図である。
図１６は、変更例の半導体モジュールにおいて、当該半導体モジュールの内部のうち第１ゲート接続部、第２ゲート接続部、およびその周辺を拡大した概略平面図である。
図１７は、変更例の半導体モジュールの内部の概略平面図である。
図１８は、変更例の第１トランジスタチップについて、第１トランジスタチップを切断した概略断面図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示における半導体モジュールのいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本開示において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
本開示において使用される「Ａの寸法（深さ、幅、長さ）がＢの寸法（深さ、幅、長さ）と等しい」または「Ａの寸法（深さ、幅、長さ）とＢの寸法（深さ、幅、長さ）とが互いに等しい」とは、Ａの寸法（深さ、幅、長さ）とＢの寸法（深さ、幅、長さ）との差が例えばＡの寸法（深さ、幅、長さ）の１０％以内の関係も含む。
（【００１１】以降は省略されています）

関連特許