特許ウォッチ

公開番号2025137543
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2025115012,2024038795
出願日2025-07-08,2020-06-18
発明の名称符号化装置、復号装置、符号化方法、復号方法及びビットストリーム生成装置
出願人パナソニックインテレクチュアルプロパティコーポレーションオブアメリカ,Panasonic Intellectual Property Corporation of America
代理人個人,個人,個人
主分類H04N 19/70 20140101AFI20250911BHJP(電気通信技術)
要約【課題】符号化処理を改善することができる符号化装置を提供する。
【解決手段】符号化装置100は、メモリと、メモリに接続された回路とを備え、回路は、複数のテンポラルサブレイヤーのそれぞれについてCPBからデータを引き抜くタイミングの初期遅延を示す1つ以上の第1パラメータをバッファリングピリオドSEIに格納し(S200)、1つ以上の第1パラメータの数を示す第2パラメータをバッファリングピリオドSEIに格納し、第3パラメータは、HRDパラメータシンタックスに含まれ、第3パラメータは、第2パラメータの値に等しい値を有する。
【選択図】図51
特許請求の範囲【請求項１】
メモリと、
前記メモリに接続された回路とを備え、
前記回路は、
複数のテンポラルサブレイヤーのそれぞれについてＣＰＢ（ＣｏｄｅｄＰｉｃｔｕｒｅＢｕｆｆｅｒ）からデータを引き抜くタイミングの初期遅延を示す１つ以上の第１パラメータをバッファリングピリオドＳＥＩ（ＳｕｐｐｌｅｍｅｎｔａｌＥｎｈａｎｃｅｍｅｎｔＩｎｆｏｒｍａｔｉｏｎ）に格納し、
前記１つ以上の第１パラメータの数を示す第２パラメータを前記バッファリングピリオドＳＥＩに格納し、
第３パラメータは、ＨＲＤ（ＨｙｐｏｔｈｅｔｉｃａｌＲｅｆｅｒｅｎｃｅＤｅｃｏｄｅｒ）パラメータシンタックスに含まれ、
前記第３パラメータは、前記第２パラメータの値に等しい値を有する、
符号化装置。
続きを表示（約 1,600 文字）【請求項２】
メモリと、
前記メモリに接続された回路とを備え、
前記回路は、
複数のテンポラルサブレイヤーのそれぞれについてＣＰＢ（ＣｏｄｅｄＰｉｃｔｕｒｅＢｕｆｆｅｒ）からデータを引き抜くタイミングの初期遅延を示す１つ以上の第１パラメータの数を示す第２パラメータをバッファリングピリオドＳＥＩ（ＳｕｐｐｌｅｍｅｎｔａｌＥｎｈａｎｃｅｍｅｎｔＩｎｆｏｒｍａｔｉｏｎ）から取得し、
前記複数のテンポラルサブレイヤーのそれぞれについて前記１つ以上の第１パラメータを前記バッファリングピリオドＳＥＩから取得し、
第３パラメータは、ＨＲＤ（ＨｙｐｏｔｈｅｔｉｃａｌＲｅｆｅｒｅｎｃｅＤｅｃｏｄｅｒ）パラメータシンタックスに含まれ、
前記第３パラメータは、前記第２パラメータの値に等しい値を有する、
復号装置。
【請求項３】
複数のテンポラルサブレイヤーのそれぞれについてＣＰＢ（ＣｏｄｅｄＰｉｃｔｕｒｅＢｕｆｆｅｒ）からデータを引き抜くタイミングの初期遅延を示す１つ以上の第１パラメータをバッファリングピリオドＳＥＩ（ＳｕｐｐｌｅｍｅｎｔａｌＥｎｈａｎｃｅｍｅｎｔＩｎｆｏｒｍａｔｉｏｎ）に格納し、
前記１つ以上の第１パラメータの数を示す第２パラメータを前記バッファリングピリオドＳＥＩに格納し、
第３パラメータは、ＨＲＤ（ＨｙｐｏｔｈｅｔｉｃａｌＲｅｆｅｒｅｎｃｅＤｅｃｏｄｅｒ）パラメータシンタックスに含まれ、
前記第３パラメータは、前記第２パラメータの値に等しい値を有する、
符号化方法。
【請求項４】
複数のテンポラルサブレイヤーのそれぞれについてＣＰＢ（ＣｏｄｅｄＰｉｃｔｕｒｅＢｕｆｆｅｒ）からデータを引き抜くタイミングの初期遅延を示す１つ以上の第１パラメータの数を示す第２パラメータをバッファリングピリオドＳＥＩ（ＳｕｐｐｌｅｍｅｎｔａｌＥｎｈａｎｃｅｍｅｎｔＩｎｆｏｒｍａｔｉｏｎ）から取得し、
前記複数のテンポラルサブレイヤーのそれぞれについて前記１つ以上の第１パラメータを前記バッファリングピリオドＳＥＩから取得し、
第３パラメータは、ＨＲＤ（ＨｙｐｏｔｈｅｔｉｃａｌＲｅｆｅｒｅｎｃｅＤｅｃｏｄｅｒ）パラメータシンタックスに含まれ、
前記第３パラメータは、前記第２パラメータの値に等しい値を有する、
復号方法。
【請求項５】
メモリと、
前記メモリに接続された回路とを備え、
前記回路は、
複数のテンポラルサブレイヤーのそれぞれについてＣＰＢ（ＣｏｄｅｄＰｉｃｔｕｒｅＢｕｆｆｅｒ）からデータを引き抜くタイミングの初期遅延を示す１つ以上の第１パラメータを生成し、
前記１つ以上の第１パラメータをバッファリングピリオドＳＥＩ（ＳｕｐｐｌｅｍｅｎｔａｌＥｎｈａｎｃｅｍｅｎｔＩｎｆｏｒｍａｔｉｏｎ）に含め、
前記１つ以上の第１パラメータの数を示す第２パラメータを生成し、
前記第２パラメータを前記バッファリングピリオドＳＥＩに含め、
前記第２パラメータの値に等しい値を有する第３パラメータを生成し、
前記第３パラメータをＨＲＤ（ＨｙｐｏｔｈｅｔｉｃａｌＲｅｆｅｒｅｎｃｅＤｅｃｏｄｅｒ）パラメータシンタックスに含め、
前記バッファリングピリオドＳＥＩ（ＳｕｐｐｌｅｍｅｎｔａｌＥｎｈａｎｃｅｍｅｎｔＩｎｆｏｒｍａｔｉｏｎ）、及び、ＨＲＤ（ＨｙｐｏｔｈｅｔｉｃａｌＲｅｆｅｒｅｎｃｅＤｅｃｏｄｅｒ）パラメータシンタックスを含むビットストリームを生成する、
ビットストリーム生成装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ビデオコーディングに関し、例えば、動画像の符号化および復号におけるシステム、構成要素、ならびに方法などに関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
ビデオコーディング技術は、Ｈ．２６１およびＭＰＥＧ－１から、Ｈ．２６４／ＡＶＣ（ＡｄｖａｎｃｅｄＶｉｄｅｏＣｏｄｉｎｇ）、ＭＰＥＧ－ＬＡ、Ｈ．２６５／ＨＥＶＣ（ＨｉｇｈＥｆｆｉｃｉｅｎｃｙＶｉｄｅｏＣｏｄｉｎｇ）、およびＨ．２６６／ＶＶＣ（ＶｅｒｓａｔｉｌｅＶｉｄｅｏＣｏｄｅｃ）へ進歩している。この進歩に伴い、様々な用途において増え続けるデジタルビデオデータ量を処理するために、ビデオコーディング技術の改良および最適化を提供することが常に必要とされている。
【先行技術文献】
【非特許文献】
【０００３】
Ｈ．２６５（ＩＳＯ／ＩＥＣ２３００８－２ＨＥＶＣ）／ＨＥＶＣ（ＨｉｇｈＥｆｆｉｃｉｅｎｃｙＶｉｄｅｏＣｏｄｉｎｇ）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような符号化方式に関して、符号化効率の改善、画質の改善、処理量の削減、回路規模の削減、又は、フィルタ、ブロック、サイズ、動きベクトル、参照ピクチャ又は参照ブロック等の要素又は動作の適切な選択等のため、新たな方式の提案が望まれている。
【０００５】
本開示は、例えば、符号化効率の改善、画質の改善、処理量の削減、回路規模の削減、処理速度の改善、及び、要素又は動作の適切な選択等のうち１つ以上に貢献し得る構成又は方法を提供する。なお、本開示は、上記以外の利益に貢献し得る構成又は方法を含み得る。
【課題を解決するための手段】
【０００６】
例えば、本開示の一態様に係る符号化装置は、メモリと、前記メモリに接続された回路とを備え、前記回路は、複数のテンポラルサブレイヤーのそれぞれについてＣＰＢ（ＣｏｄｅｄＰｉｃｔｕｒｅＢｕｆｆｅｒ）からデータを引き抜くタイミングの初期遅延を示す１つ以上の第１パラメータをバッファリングピリオドＳＥＩ（ＳｕｐｐｌｅｍｅｎｔａｌＥｎｈａｎｃｅｍｅｎｔＩｎｆｏｒｍａｔｉｏｎ）に格納し、前記１つ以上の第１パラメータの数を示す第２パラメータを前記バッファリングピリオドＳＥＩに格納し、第３パラメータは、ＨＲＤ（ＨｙｐｏｔｈｅｔｉｃａｌＲｅｆｅｒｅｎｃｅＤｅｃｏｄｅｒ）パラメータシンタックスに含まれ、前記第３パラメータは、前記第２パラメータの値に等しい値を有する。
【０００７】
本開示における実施の形態のいくつかの実装は、符号化効率を改善してもよいし、符号化／復号処理を簡素化してもよいし、符号化／復号処理速度を速くしてもよいし、適切なフィルタ、ブロックサイズ、動きベクトル、参照ピクチャ、参照ブロック等のような、符号化及び復号に用いられる適切な構成要素／動作を効率よく選択してもよい。
【０００８】
本開示の一態様におけるさらなる利点および効果は、明細書および図面から明らかにされる。かかる利点および／または効果は、いくつかの実施の形態並びに明細書および図面に記載された特徴によってそれぞれ得られるが、１つまたはそれ以上の利点および／または効果を得るために必ずしも全てが提供される必要はない。
【０００９】
なお、これらの全般的または具体的な態様は、システム、方法、集積回路、コンピュータプログラム、記録媒体、又は、これらの任意な組み合わせで実現されてもよい。
【発明の効果】
【００１０】
本開示の一態様に係る構成又は方法は、例えば、符号化効率の改善、画質の改善、処理量の削減、回路規模の削減、処理速度の改善、及び、要素又は動作の適切な選択等のうち１つ以上に貢献し得る。なお、本開示の一態様に係る構成又は方法は、上記以外の利益に貢献してもよい。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許