特許ウォッチ

公開番号2025130880
公報種別公開特許公報(A)
公開日2025-09-09
出願番号2024028240
出願日2024-02-28
発明の名称集積回路装置及び発振器
出願人セイコーエプソン株式会社
代理人個人,個人,個人
主分類H03B 5/32 20060101AFI20250902BHJP(基本電子回路)
要約【課題】入力される基準クロック信号と出力クロック信号とが端子を介して干渉するおそれを低減させることが可能な集積回路装置を提供すること。
【解決手段】第1辺に沿って配置され、基準クロック信号が入力されるクロック入力端子と、前記第1辺に沿って配置され、第1電源電圧が入力される第1電源電圧入力端子と、前記第2辺に沿って配置され、前記基準クロック信号とは周波数が異なる出力クロック信号が出力されるクロック出力端子と、前記第2辺に沿って配置され、第2電源電圧が入力される第2電源電圧入力端子と、前記第1辺に沿って、前記クロック入力端子と前記第1電源電圧入力端子との間に配置された第1グラウンド端子と、前記第2辺に沿って、前記クロック出力端子と前記第2電源電圧入力端子との間に配置された第2グラウンド端子と、を備える、集積回路装置。
【選択図】図8
特許請求の範囲【請求項１】
平面視において、第１辺と、前記第１辺の対辺である第２辺と、を有し、
前記第１辺に沿って配置され、基準クロック信号が入力されるクロック入力端子と、
前記第１辺に沿って配置され、前記基準クロック信号の周波数で動作する第１回路に供給される電源電圧の元となる第１電源電圧が入力される第１電源電圧入力端子と、
前記第２辺に沿って配置され、前記基準クロック信号とは周波数が異なる出力クロック信号が出力されるクロック出力端子と、
前記第２辺に沿って配置され、前記出力クロック信号の周波数で動作する第２回路に供給される電源電圧の元となる第２電源電圧が入力される第２電源電圧入力端子と、
前記第１辺に沿って、前記クロック入力端子と前記第１電源電圧入力端子との間に配置された第１グラウンド端子と、
前記第２辺に沿って、前記クロック出力端子と前記第２電源電圧入力端子との間に配置された第２グラウンド端子と、を備えた、集積回路装置。
続きを表示（約 1,200 文字）【請求項２】
請求項１において、
前記第１電源電圧に基づいて、前記第１回路に供給される前記電源電圧を生成する電源回路と、
前記第１辺に沿って配置され、前記第１回路に供給される前記電源電圧を出力する電源電圧出力端子と、
前記電源電圧出力端子と前記第１電源電圧入力端子との間、又は前記電源電圧出力端子と前記クロック入力端子との間に配置された第３グラウンド端子と、を備える、集積回路装置。
【請求項３】
請求項２において、
前記第１辺に沿って、前記クロック入力端子、前記第１グラウンド端子、前記第１電源電圧入力端子、前記第３グラウンド端子、及び前記電源電圧出力端子がこの順に配置されている、集積回路装置。
【請求項４】
請求項１において、
振動子を発振させて発振信号を生成する発振回路と、
前記発振信号をバッファリングして前記出力クロック信号を出力するバッファー回路と、
前記振動子及び前記バッファー回路に接続された第１振動子端子と、
前記第２辺に沿って、前記第１振動子端子と前記クロック出力端子との間、又は前記第１振動子端子と前記第２電源電圧入力端子との間に配置された第４グラウンド端子と、を備える、集積回路装置。
【請求項５】
請求項４において、
前記第２辺に沿って、前記第２電源電圧入力端子、前記第２グラウンド端子、前記クロック出力端子、前記第４グラウンド端子、及び前記第１振動子端子がこの順に配置されている、集積回路装置。
【請求項６】
請求項４において、
前記第２電源電圧入力端子に接続された電源配線を備え、
前記第１振動子端子と前記電源配線との最短距離は、前記クロック出力端子と前記電源配線との最短距離よりも長い、集積回路装置。
【請求項７】
請求項１において、
前記第１電源電圧入力端子に接続された第１電源配線と、
前記第２電源電圧入力端子に接続された第２電源配線と、
前記第１電源配線と前記第２電源配線との間に設けられたシールド配線と、を備える、集積回路装置。
【請求項８】
請求項１において、
前記第１グラウンド端子は、外部の第１グラウンドと接続され、
前記第２グラウンド端子は、前記第１グラウンドとは異なる外部の第２グラウンドと接続される、集積回路装置。
【請求項９】
請求項１乃至８のいずれか一項に記載の集積回路装置を備えた、発振器。
【請求項１０】
請求項９において、
振動素子と、
前記振動素子を発振させ、前記基準クロック信号を出力する第２集積回路装置と、を備える、発振器。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、集積回路装置及び発振器に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１には、小数点分周ＰＬＬ回路において、整数分周回路、小数分周回路、位相比較器及びチャージポンプに電源電圧を供給する電源パッドをそれぞれ別個に設けることで、スプリアスの要因となる周波数成分が電源ラインを経由して結合することを防止した集積回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－１２４６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の集積回路では、ＰＬＬ回路内部を伝搬する干渉ノイズに関しては抑制することができるが、端子を介した干渉を抑える効果は期待できない。
【課題を解決するための手段】
【０００５】
本発明に係る集積回路装置の一態様は、
平面視において、第１辺と、前記第１辺の対辺である第２辺と、を有し、
前記第１辺に沿って配置され、基準クロック信号が入力されるクロック入力端子と、
前記第１辺に沿って配置され、前記基準クロック信号の周波数で動作する第１回路に供給される電源電圧の元となる第１電源電圧が入力される第１電源電圧入力端子と、
前記第２辺に沿って配置され、前記基準クロック信号とは周波数が異なる出力クロック信号が出力されるクロック出力端子と、
前記第２辺に沿って配置され、前記出力クロック信号の周波数で動作する第２回路に供給される電源電圧の元となる第２電源電圧が入力される第２電源電圧入力端子と、
前記第１辺に沿って、前記クロック入力端子と前記第１電源電圧入力端子との間に配置された第１グラウンド端子と、
前記第２辺に沿って、前記クロック出力端子と前記第２電源電圧入力端子との間に配置された第２グラウンド端子と、を備える。
【０００６】
本発明に係る発振器の一態様は、
前記集積回路装置の一態様を備える。
【図面の簡単な説明】
【０００７】
本実施形態の発振器の断面図。
本実施形態の発振器の平面図。
発振器が有する内側パッケージおよびその内部を示す断面図。
発振器が有する振動子を示す断面図。
第１実施形態の発振器の機能ブロック図。
フラクショナルＮ－ＰＬＬ回路の構成例を示す図。
ＰＬＬ回路の構成例を示す図。
第１実施形態における制御ＩＣのレイアウト構成を示す図。
電磁界結合についての説明図。
第１実施形態における容量結合についての説明図。
第２実施形態における制御ＩＣのレイアウト構成を示す図。
第２実施形態における容量結合についての説明図。
【発明を実施するための形態】
【０００８】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【０００９】
１．第１実施形態
１－１．発振器の構造
図１は、本実施形態の発振器を示す断面図である。図２は、発振器を上面側から見た平面図である。図３は、発振器が有する内側パッケージおよびその内部を示す断面図である。図４は、発振器が有する振動子を示す断面図である。
【００１０】
図１および図２に示す発振器１は、恒温槽型水晶発振器であり、外側パッケージ２と、内側パッケージ３と、制御ＩＣ４と、振動子５と、を備える。内側パッケージ３、制御ＩＣ４及び振動子５は、外側パッケージ２に収容されている。
（【００１１】以降は省略されています）

関連特許