特許ウォッチ

公開番号2025096287
公報種別公開特許公報(A)
公開日2025-06-26
出願番号2025044094,2022538141
出願日2025-03-18,2020-12-15
発明の名称量子ビットの容量をチューニングするためのシステム及び方法
出願人ディー-ウェイブシステムズインコーポレイテッド
代理人個人,個人,個人,個人
主分類G06N 10/40 20220101AFI20250619BHJP(計算;計数)
要約【課題】量子デバイスの物理的特性をチューニングする。
【解決手段】量子ビットを有するアナログコンピューティングシステムであって、量子ビットは、量子ビットのジョセフソン接合の近くに位置付けられたインダクタ及び量子ビットのジョセフソン接合から遠くに位置付けられたインダクタを備える。それぞれのインダクタンスが増加されると近いインダクタは容量低減振る舞いを呈示し、遠いインダクタは容量増加振る舞いを呈示する。近いインダクタ及び遠いインダクタは、量子ビットの予測容量及び標的容量に基づき或る範囲のプログラム可能状態にわたって量子ビットの容量を均質化するためにチューニングされ得る。インダクタは容量及びインダクタンスの両方を均質化するためにチューニングされ得る。
【選択図】図2
特許請求の範囲【請求項１】
量子ビットを含むアナログコンピューティングシステムであって、前記量子ビットは：
第１の超伝導電流経路により形成された量子ビットループ；
前記量子ビットループに割り込む少なくとも１つのジョセフソン接合であって、前記少なくとも１つのジョセフソン接合は、前記量子ビットループに沿った前記少なくとも１つのジョセフソン接合までの前記臨界距離より近い集中インダクタンスを追加することが前記少なくとも１つのジョセフソン接合における量子ビット容量を低減し、そして前記量子ビットループに沿った前記少なくとも１つのジョセフソン接合からの前記臨界距離より遠い前記集中インダクタンスを追加することが前記量子ビット容量を増加するような臨界距離を有する、少なくとも１つのジョセフソン接合；
前記量子ビットループに沿って配置された複数のインダクタであって、前記複数のインダクタのそれぞれはチューニング可能インダクタンスを提供するようにチューニング可能であり、前記複数のインダクタは：それぞれが前記少なくとも１つのジョセフソン接合からの前記臨界距離より近い前記量子ビットループに沿って配置された１つ又は複数の近いインダクタ；及び、それぞれが前記少なくとも１つのジョセフソン接合からの前記臨界距離より遠い前記量子ビットループに沿って配置された１つ又は複数の遠いインダクタを含む、複数のインダクタ、を含むアナログコンピューティングシステム。
続きを表示（約 2,200 文字）【請求項２】
前記量子ビットループへチューニング可能に結合可能な１つ又は複数の結合器であって、それぞれがそれぞれの結合強度を前記量子ビットに提供するようにチューニング可能である１つ又は複数の結合器をさらに含む請求項１に記載のアナログコンピューティングシステム。
【請求項３】
前記複数のインダクタのそれぞれのインダクタの前記チューニング可能インダクタンスは対応インダクタンス範囲内でチューニング可能であり、
前記１つ又は複数の結合器のそれぞれは、対応結合器誘起インダクタンス範囲を有し、
各結合器誘起インダクタンス範囲は、前記１つ又は複数の結合器の前記対応する１つの結合器の状態間の前記少なくとも１つのジョセフソン接合における量子ビットインダクタンスの差を含み、
前記複数のインダクタの前記チューニング可能インダクタンス範囲の合計は、前記対応結合器誘起インダクタンス範囲のそれぞれの範囲より大きい、請求項２に記載のアナログコンピューティングシステム。
【請求項４】
前記複数のインダクタのうちの１つのインダクタは、前記複数のインダクタのうちの１つのインダクタのそれぞれのチューニング可能インダクタンス範囲を提供するために前記量子ビットループに割り込むとともにチューニング可能である１つ又は複数のインダクタジョセフソン接合を含む、請求項２に記載のアナログコンピューティングシステム。
【請求項５】
前記複数のインダクタのうちの前記１つは、前記１つ又は複数のインダクタジョセフソン接合を含む１つ又は複数のＤＣ－ＳＱＵＩＤを含む、請求項４に記載のアナログコンピューティングシステム。
【請求項６】
前記複数のインダクタの前記１つは、前記量子ビットループに沿って直列に接続された複数のＤＣ－ＳＱＵＩＤを含む、請求項５に記載のアナログコンピューティングシステム。
【請求項７】
前記複数のインダクタの前記チューニング可能インダクタンス範囲の前記合計は、全結合器誘起インダクタンス範囲より大きく、
前記全結合器誘起インダクタンス範囲は第１の結合器誘起インダクタンスと第２の結合器誘起インダクタンスとの差を含み、
前記第１の結合器誘起インダクタンスは、前記１つ又は複数の結合器のそれぞれが前記量子ビットへ強磁性的に結合される第１の状態の前記量子ビットインダクタンスを含み
前記第２の結合器誘起インダクタンスは前記１つ又は複数の結合器のそれぞれが前記量子ビットへ反強磁性的に結合される第２の状態における前記量子ビットインダクタンスを含む、請求項３に記載のアナログコンピューティングシステム。
【請求項８】
前記１つ又は複数の近いインダクタは、前記量子ビット容量を第１の結合器誘起容量から標的容量の第１の閾値内まで低減するために集合的にチューニング可能であり；
前記１つ又は複数の遠いインダクタは、前記量子ビット容量を第２の結合器誘起容量から前記標的容量の第２の閾値内まで増加するために集合的にチューニング可能であり；
前記第１の結合器誘起容量は、前記臨界距離より前記量子ビットループに沿った前記少なくとも１つのジョセフソン接合により近い前記１つ又は複数の結合器のそれぞれが（存在すれば）前記量子ビットループへ反強磁性的に結合され、そして前記臨界距離より前記量子ビットループに沿った前記少なくとも１つのジョセフソン接合からより遠い前記１つ又は複数の結合器のそれぞれが（存在すれば）前記量子ビットループへ強磁性的に結合される第３の状態における前記量子ビット容量を含み；
前記第２の結合器誘起容量は、前記臨界距離より前記量子ビットループに沿った前記少なくとも１つのジョセフソン接合により近い前記１つ又は複数の結合器のそれぞれが（存在すれば）前記量子ビットループへ強磁性的に結合され、そして前記臨界距離より前記量子ビットループに沿った前記少なくとも１つのジョセフソン接合からより遠い前記１つ又は複数の結合器のそれぞれが（存在すれば）前記量子ビットループへ反強磁性的に結合される第４の状態における量子ビット容量を含む、請求項７に記載のアナログコンピューティングシステム。
【請求項９】
前記１つ又は複数の結合器の所定の標的量子ビットインダクタンス及び所定の一組の結合強度に関して、前記複数のインダクタは、前記量子ビットインダクタンスを前記所定の標的量子ビットインダクタンスの第３の閾値内まで増加し、そして前記量子ビット容量を前記標的容量の第４の閾値内まで増加する及び低減するのうちの少なくとも１つを行う前記第１、第２、第３、及び第４の状態のそれぞれの状態の全チューニング可能インダクタンスを提供するようにチューニング可能である、請求項８に記載のアナログコンピューティングシステム。
【請求項１０】
前記量子ビットは、第２の量子ビットループ、前記第２の量子ビットループに割り込む少なくとも１つのジョセフソン接合、及び前記第２の量子ビットループに沿って配置された少なくとも１つの二次的インダクタを含む、請求項１に記載のアナログコンピューティングシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
分野
本開示は、一般的にはアナログコンピューティングに関し、特には、量子デバイスの物理的特性をチューニングするためのデバイスの設計及び動作に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
背景
量子デバイス
量子デバイスは量子力学的効果が観察可能である構造である。量子デバイスは電流輸送が量子力学的効果により支配される回路を含む。このようなデバイスは電子スピンが資源として使用されるスピントロニクスと超伝導回路とを含む。超伝導回路は超電導デバイスを含む回路である。超電導デバイスは超伝導材料を含むデバイスである。超伝導材料は、電流、磁場及び温度の臨界レベル未満で電気抵抗を有しない材料である。スピンと超伝導の両方は量子力学的現象である。超伝導は、本出願の申請の時点で当該技術領域においてよく知られた物理的現象である。量子デバイスはコンピューティング機械類などにおける測定機器に使用され得る。
【０００３】
量子計算
量子計算及び量子情報処理は、活発な研究領域であり、いくつかのクラスの販売可能製品を定義する。量子コンピュータは、データに対し操作を行うために重ね合せ、トンネリング、もつれなどの少なくとも１つの量子力学的現象を直接利用するシステムである。量子コンピュータの素子は量子ビットとして知られる量子２進数である。量子コンピュータは、量子物理学を模擬する計算問題などのいくつかのクラスの計算問題の指数関数的スピードアップを提供する可能性を持つ。有用なスピードアップが他のクラスの問題のために存在し得る。
【０００４】
量子コンピューティングの１つのモデルは断熱量子コンピューティングである。断熱量子コンピューティングは例えば難しい最適化問題を解決するのに好適であり得る。断熱量子計算システム、方法及び装置に関するさらなる詳細は、例えば米国特許第７，１３５，７０１号と米国特許第７，４１８，２８３号とに記載されている。
【０００５】
量子アニーリング
量子アニーリングは系の低エネルギー状態（一般的に好ましくは系の基底状態）を見出すために使用され得る計算方法である。古典的模擬アニーリング（simulated annealing）と概念的に同様に、本方法は「自然系は、より低いエネルギー状態がより安定しているためより低いエネルギー状態に向かう」という根本原理に依存する。古典的アニーリングは系を低エネルギー状態に誘導するために古典的熱ゆらぎを利用するが、量子アニーリングは古典的アニーリングより精密に及び／又は迅速にエネルギー極小値に達するために非局在化の源として量子トンネリングなどの量子的効果を利用し得る。量子アニーリングでは、熱的影響及び他の雑音が存在し得る。最終低エネルギー状態はグローバルエネルギー極小ではないかもしれない。
【０００６】
断熱量子計算は量子アニーリングの特別なケースと考えられ得る。断熱量子計算では、系は理想的には、その基底状態で始まりそして断熱進化を通してそれに留まる。したがって、当業者は、量子アニーリングシステム及び方法が一般的には断熱量子コンピュータ上で実施され得るということを理解することになる。本出願を通じ、量子アニーリングへのいかなる参照も、文脈が別途必要としない限り、断熱量子計算を包含するように意図されている。
【０００７】
超伝導量子ビット
量子プロセッサは超伝導量子ビットを含む超伝導量子プロセッサであり得る。Wendin G.and Shumeiko v.S.，“超伝導量子回路、量子ビット及びコンピューティング”（arXiv:cond-mat/0508729v1,2005）は量子情報処理のための量子化超伝導電気回路の動作の物理学及び原理への手引きを提供する。
【０００８】
結合
結合器は、量子プロセッサ内の量子デバイス間の通信可能結合を提供し得る。結合は例えば隣接及び／又は非隣接量子ビット間であり得る。明示的に指示されない限り、本明細書においてそして特許請求の範囲で使用されるように、用語：結合(couple, couples, coupling)及びこれらの変形は２つ以上の部品間の直接的又は間接的通信可能結合又は通信を意味する。
【０００９】
量子ビット特性のチューニング
量子ビット及び結合器などの量子デバイスは、磁束、永久電流、インダクタンス、容量など様々な特性を保有し得る。このような特性はこのような量子ビットにより行われる量子計算の結果に影響を与え得るので、所与の計算のパラメータに一致するためにこれらの特性のうちの１つ又は複数の特性をチューニングすることが望ましいかもしれない。例示的量子ビット及び結合器を含む量子ビット特性をチューニングするための例示的システム及び方法は、米国特許第８，５３６，５６６号、米国特許第９，１５２，９２３号、ＰＣＴ出願第ＵＳ２０１８／０６６６１３号により提供される。
【００１０】
量子プロセッサなどのアナログコンピューティングシステム内の量子ビットがインダクタンス及び容量など同一（又はほぼ同一）特性を保有することが有利である。これは、問題（例えばハミルトニアンとして表される）から物理的アナログプロセッサ上へ精密にマッピングすることを支援する。そのために、いくつかのアナログプロセッサは量子ビットのインダクタンスをチューニングするためのＬチューナと呼ばれるデバイスを含む（例えば米国特許第８，５３６，５６６号により説明されるように）。容量をチューニングするための「Ｃチューナ」を追加することは、構造的複雑性、結果的帯域制限、磁束量子ビット固有状態との干渉、動作柔軟性及び／又は他の要因などの様々な要因に起因して困難であると分かった。したがって、量子ビットの容量をチューニングするためのシステム及び方法の要望が存在し続けている。
（【００１１】以降は省略されています）

関連特許