特許ウォッチ

公開番号2025095754
公報種別公開特許公報(A)
公開日2025-06-26
出願番号2023212030
出願日2023-12-15
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類G06F 9/48 20060101AFI20250619BHJP(計算;計数)
要約【課題】メイン処理に割り当てることができる時間を増やすことを可能にする。
【解決手段】割込み受付部111は、割込み要求を受け付ける。割込み処理部114は、受け付けられた割込み要求に応答して第1の優先度の割込み処理、又は第1の優先度よりも低い第2の優先度の割込み処理を実施する。割込み抑止制御部112は、抑止条件に応じて、周期時間における割込み処理部で処理される第2の優先度の割込み処理の数を制御する。抑止条件は、第2の優先度の割込み処理が発生する周期、及びその周期に対応する期間内に発生する第2の優先度の割込み処理の総数に基づいて設定される。
【選択図】図1
特許請求の範囲【請求項１】
周期時間の開始ごとにメイン処理を起動するメイン処理部と、
通信バスに接続され、割込み要求を出力する複数の通信インタフェースと、
前記割込み要求を受け付ける割込み受付部と、
第１の優先度の割込み処理と、該第１の優先度よりも低い第２の優先度の割込み処理とを含む割込み処理を実施する割込み処理部であって、前記割込み受付部が受け付ける割込み要求に応答して、前記第１の優先度の割込み処理、又は前記第２の優先度の割込み処理を実施する割込み処理部と、
前記第２の優先度の割込み処理が発生する周期及び該周期に対応する期間内に発生する前記第２の優先度の割込み処理の総数に基づいて設定された第１の抑止条件に応じて、前記周期時間における前記割込み処理部で処理される前記第２の優先度の割込み処理の数を制御する割込み抑止制御部とを備える半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第１の抑止条件は、前記周期時間において前記割込み処理部で実施される前記第２の優先度の割込み処理の回数の上限を定義し、
前記割込み制御部は、前記抑止条件を含む割込み抑止テーブルを用いて、前記割込み抑止の制御を実施する、請求項１に記載の半導体装置。
【請求項３】
前記割込み抑止テーブルは、前記複数の通信インタフェースのうち、前記第２の優先度の割込み処理に対応する通信インタフェースを定義する割込み抑止対象を含み、
前記割込み制御部は、
前記割込み受付部によって受け付けられた割込み要求が、前記割込み抑止対象に登録される通信インタフェースから出力された割込み要求であるか否かを判定する抑止対象判定部と、
前記受け付けられた割込み要求が、前記割込み抑止対象に登録される通信インタフェースから出力された割込み要求であると判定された数をカウントするカウンタと、
前記カウンタのカウント値と、前記第１の抑止条件で定義される前記回数の上限と基づいて、前記割込み抑止対象に登録される通信インタフェースから出力される前記割込み要求を抑止するか否かを判定する抑止判定部とを有する、請求項２に記載の半導体装置。
【請求項４】
前記抑止判定部は、前記カウンタのカウント値が、前記第１の抑止条件で定義される前記回数の上限に到達した場合、前記割込み抑止対象に登録される通信インタフェースから出力される前記割込み要求を抑止すると判定する、請求項３に記載の半導体装置。
【請求項５】
前記抑止判定部は、前記割込み抑止対象に登録される通信インタフェースに対して、前記割込み要求の出力を抑止させるための抑止信号を出力することにより、前記割込み抑止対象に登録される通信インタフェースから出力される前記割込み要求を抑止する、請求項３に記載の半導体装置。
【請求項６】
前記抑止判定部は、前記周期時間の開始ごとに、前記抑止信号の出力を解除する、請求項５に記載の半導体装置。
【請求項７】
前記割込み抑止制御部は、前記周期時間の開始ごとに、前記カウンタを初期化する初期化部を更に有する、請求項３に記載の半導体装置。
【請求項８】
前記第２の優先度の割込み処理が発生する周期は、Ｎを自然数として、前記周期時間のＮ倍で示される、請求項１に記載の半導体装置。
【請求項９】
前記割込み抑止制御部は、ｍを前記周期に対応する期間内に発生する前記第２の優先度の割込み処理の総数を示す自然数として、１つの前記周期時間内に前記割込み処理部で処理される前記第２の優先度の割込み処理の数を、ｍ／Ｎの値の少数を切り上げた整数以下に制御する、請求項８に記載の半導体装置。
【請求項１０】
前記第２の優先度の割込み処理が発生する周期を示す自然数Ｎの値、及び前記周期に対応する期間内に発生する前記第２の優先度の割込み処理の総数を示す自然数ｍの値を入力として、ｍ／Ｎの値の少数を切り上げた整数を計算し、該計算した整数を、前記第１の抑止条件として設定する抑止条件設定部を更に有する、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関し、例えば割込み処理を実施するプロセッサを有する半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
関連技術として、特許文献１は、割込み処理の即時性に優れたデータ処理システムを開示する。特許文献１に記載のデータ処理システムは、複数の中央処理装置と、中央処理装置に別々に割当てられた複数の割込みコントローラと、複数の中央処理装置が共通利用可能な回路モジュールとを有する。複数の割込みコントローラには、回路モジュールから別々の割込み要求信号が供給される。複数の割込みコントローラは、入力された割込み要求信号に応答して対応する中央処理装置に割込みを通知する。
【先行技術文献】
【特許文献】
【０００３】
特開２０１０－０８６４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、車載ＭＣＵ（Micro Controller Unit）又はＳｏＣ（System on a Chip）は、多数のＥＣＵ（Electronic Control Unit）と情報をやり取りするため、非同期系通信の本数が増加している。車載ＭＣＵにおいて、非同期系通信の本数が増加した分、非同期通信系の割込み処理が増加している。車載ＭＣＵに搭載されるＣＰＵ（Central Processing Unit）などのプロセッサは、アプリケーション処理と非同期系通信の情報の処理とを実施する。ＣＰＵにおいて、非同期系の割込み処理が増えるほど、アプリケーション処理に割り当てられる時間が短くなる。このような問題に対し、非同期系通信が増えた場合でも、アプリケーション処理に割り当てられる時間を確保できる仕組みが要望される。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、半導体装置が提供される。半導体装置において、割込み処理部は、割込み要求に応答して、第１の優先度の割込み処理、又は第１の優先度よりも低い第２の優先度の割込み処理を実施する。割込み抑止制御部は、抑止条件に応じて、周期時間における割込み処理部で処理される第２の優先度の割込み処理の数を制御する。抑止条件は、第２の優先度の割込み処理が発生する周期、及びその周期に対応する期間内に発生する第２の優先度の割込み処理の総数に基づいて設定される。
【発明の効果】
【０００７】
前記一実施の形態によれば、メイン処理に割り当てることができる時間を増やすことができる。
【図面の簡単な説明】
【０００８】
図１は、本開示の実施形態１に係る半導体装置の構成例を示すブロック図である。
図２は、あるＣＰＵコアに対応する割込み抑止テーブルの一例を示す図である。
図３は、ＣＰＵの論理的な構成の例を示すブロック図である。
図４は、通信インタフェースの構成例を示すブロック図である。
図５は、タイマ割込み発生時のＭＣＵの動作手順を示すフローチャートである。
図６は、通信インタフェースから割込み要求が出力される場合のＭＣＵの動作手順を示すフローチャートである。
図７は、ＣＰＵで実施される処理の実行を模式的に示す模式図である。
図８は、本開示の実施形態２に係る半導体装置の構成例を示すブロック図である。
図９は、実施形態３で用いられる割込み抑止テーブルの一例を示す図である。
【発明を実施するための形態】
【０００９】
実施の形態の説明に先立って、下記の実施の形態を想到するに至った経緯について説明する。車載ＭＣＵなどのＭＣＵにおいて、ＣＰＵは、所定のアプリケーション処理（以下、メイン処理とも呼ぶ）を実行している間に、複数の非同期系通信に起因する割込み処理を実施する。メイン処理は、例えば高優先メイン処理と、高優先以外のメイン処理とを含む。高優先メイン処理としては、車両の曲がる、及び止まるを制御するシャーシ系の処理がある。また、高優先以外のメイン処理としてパワートレイン系の処理、及びボディ系の処理がある。メイン処理は、所定の周期時間の開始ごとに起動される。
【００１０】
メイン処理は、決められた時間内に処理が完了するように設計される。例えば、高優先メイン処理は、１ｍｓから２ｍｓの時間内に処理が完了するように設計される。高優先以外のメイン処理は、例えば３ｍｓから１０ｍｓの時間内に処理が完了するように設計される。このとき、ＣＰＵは、メイン処理以外に、非同期系通信に起因する割込み処理を実施する必要がある。メイン処理の起動間隔時間でもある周期時間とメイン処理の処理時間とは、下記の関係式を満たしている必要がある。
周期時間＞メイン処理時間＋総割込み処理時間
（【００１１】以降は省略されています）

関連特許