特許ウォッチ

公開番号2025094907
公報種別公開特許公報(A)
公開日2025-06-25
出願番号2024204653
出願日2024-11-25
発明の名称途切れないファームウェアアップデートが可能な電子装置及びその電子装置を利用したブーティング方法
出願人テレチップス・インコーポレイテッド
代理人個人,個人,個人
主分類G06F 8/65 20180101AFI20250618BHJP(計算;計数)
要約【課題】内部に1つのXiP用フラッシュメモリを有するレガシープロセッサとNon XiP用外部メモリを使用して、途切れないファームウェアアップデートが可能な電子装置及びその電子装置を利用したブーティング方法を提供すること。
【解決手段】本発明は、途切れないファームウェアアップデートが可能な電子装置であって、外部メモリを用いたソフトウェア実行(eXecute in Place、XiP)機能を支援する1つのフラッシュメモリに第1のファームウェアが格納されるプロセッサと、前記プロセッサ外部に位置しつつ、第2のファームウェアを格納するXiP機能がない外部メモリと、OTA(Over The Air)によって第3のファームウェアを有している外部システムとの通信を介して前記外部システムが有している前記第3のファームウェアを受信するインターフェースとを備える。
【選択図】図3
特許請求の範囲【請求項１】
途切れないファームウェアアップデートが可能な電子装置であって、
外部メモリを用いたソフトウェア実行（ｅＸｅｃｕｔｅｉｎＰｌａｃｅ、ＸｉＰ）機能を支援する１つのフラッシュメモリに第１のファームウェアが格納されるプロセッサと、
前記プロセッサ外部に位置しつつ、第２のファームウェアを格納するＸｉＰ機能がない外部メモリと、
ＯＴＡ（ＯｖｅｒＴｈｅＡｉｒ）によって第３のファームウェアを有している外部システムとの通信を介して前記外部システムが有している前記第３のファームウェアを受信するインターフェースと、
を備える、途切れないファームウェアアップデートが可能な電子装置。
続きを表示（約 2,000 文字）【請求項２】
前記プロセッサと前記外部メモリとは、データラインで連結され、前記データラインを介して前記外部システムの前記第３のファームウェアが前記外部メモリに伝達されて使用される請求項１に記載の途切れないファームウェアアップデートが可能な電子装置。
【請求項３】
前記インターフェースは、前記プロセッサと連結され、前記インターフェースを介して受信される前記第３のファームウェアは、前記プロセッサを経由し、前記外部メモリに伝達されて前記外部メモリに使用される、請求項１に記載の途切れないファームウェアアップデートが可能な電子装置。
【請求項４】
前記外部メモリは、複数のバンクに仕切られ、前記仕切られたバンクの各々には相違したファームウェアが格納される、請求項１に記載の途切れないファームウェアアップデートが可能な電子装置。
【請求項５】
前記電子装置は、
前記外部メモリの前記仕切られたバンクの各々に使用された相違したファームウェアのバージョンまたは存在有無を知らせるフラグを確認し、前記プロセッサの不揮発性メモリに格納されたアップデートするファームウェアを前記仕切られたバンクのうち１つに使用する場所を決定する制御器をさらに備える、請求項１～４のいずれか１項に記載の途切れないファームウェアアップデートが可能な電子装置。
【請求項６】
外部メモリを用いたソフトウェア実行（ｅＸｅｃｕｔｅｉｎＰｌａｃｅ、ＸｉＰ）機能を支援するプロセッサと、前記プロセッサ外部に位置しつつ、ＸｉＰ機能がない外部メモリと、ＯＴＡ（ＯｖｅｒＴｈｅＡｉｒ）によってファームウェアを有している外部システムとの通信を介して前記外部システムが有しているファームウェアを受信するインターフェースとを備える途切れないファームウェアアップデートが可能な電子装置において、
前記ファームウェアアップデート後の前記プロセッサのブーティング方法であって、
前記プロセッサが既存のブートローダを用いてブーティングを試みるステップと、
前記ブーティングが成功すれば、前記プロセッサは、アップデート過程で追加されたブートローダに進入し、前記追加されたブートローダは、前記外部メモリで使用可能なバンクがあるかを検索するステップと、
前記ブートローダは、前記使用可能なバンクに新しいファームウェアがあると、新しいファームウェアを前記プロセッサ内部のフラッシュメモリに複写するステップと、
前記プロセッサ内部の前記フラッシュメモリに複写された前記新しいファームウェアの認証成功及び前記新しいファームウェアを用いたブーティングが成功すれば、前記新しいファームウェアのメイン機能に進入するステップと、
を含む、プロセッサのブーティング方法。
【請求項７】
前記追加されたブートローダの前記外部メモリで使用可能なバンクがあるかを検索するステップは、
最新ファームウェアがアップデートされた履歴があるバンクを検索するステップを含む、請求項６に記載のプロセッサのブーティング方法。
【請求項８】
前記フラッシュメモリに複写した前記新しいファームウェアの認証失敗または前記新しいファームウェアを用いたブーティングが失敗すれば、既存のバンクにある既存のファームウェアを前記プロセッサの前記内部フラッシュメモリに複写し、ロールバック後、前記既存のファームウェアのメイン機能を行うステップを含む、請求項６に記載のプロセッサのブーティング方法。
【請求項９】
外部メモリを用いたソフトウェア実行（ｅＸｅｃｕｔｅｉｎＰｌａｃｅ、ＸｉＰ）機能を支援するフラッシュメモリに、動作が実行中のファームウェアを有する複数のプロセッサと、
前記複数のプロセッサ外部に位置しつつ、複数のファームウェアを格納するＸｉＰ機能がない１つの外部メモリと、
ＯＴＡ（ＯｖｅｒＴｈｅＡｉｒ）によってアップデートするファームウェアを有している外部システムとの通信を介して前記外部システムが有している前記アップデートするファームウェアを受信する少なくとも１つのインターフェースと、
を備える、途切れないファームウェアアップデートが可能な電子装置。
【請求項１０】
前記複数のプロセッサと前記１つの外部メモリとは、データラインで連結され、前記データラインを介して前記複数のプロセッサから前記１つの外部メモリに前記アップデートするファームウェアが伝達されて使用される、請求項９に記載の途切れないファームウェアアップデートが可能な電子装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、プロセッサのファームウェアアップデートに関し、より詳細には、途切れないファームウェアアップデートが可能な電子装置及びその電子装置を利用したブーティング方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
近年、自動車分野において途切れないファームウェアアップデート方式は、ＯＴＡ（ＯｖｅｒＴｈｅＡｉｒ）アップデートを支援するシステムで広く使用されている。
【０００３】
その理由は、ＯＴＡアップデートが進行される間にも動作可能なブーティングシステムがフラッシュメモリ（Ｆｌａｓｈｍｅｍｏｒｙ）で維持される長所と、ファームウェア（Ｆ／Ｗ）アップデートが失敗した場合にも、既存のＦ／Ｗでブーティングが可能なことで、可用性を維持できる長所があるためである。
【０００４】
図１は、既存の１つのフラッシュメモリを有するプロセッサのファームウェアアップデート過程及びブーティングの際のファームウェア変更動作を示す図である。
【０００５】
図１の（ａ）は、プロセッサ１１０の外部メモリを用いたソフトウェア実行（ｅＸｅｃｕｔｅｉｎＰｌａｃｅ、ＸｉＰ）機能を支援するフラッシュメモリ１１２にファームウェアＡが格納されていることを示し、図１の（ｂ）は、ＯＴＡを介してプロセッサ１１０のＸｉＰ用フラッシュメモリ１１２に既存のファームウェアＡがファームウェアＢにアップデートされることを示し、ブーティングの際、プロセッサ１１０のブートローダ１２０によりファームウェアＢを行う。
【０００６】
外部システム１００から新しいファームウェアＢをアップデートする過程１５０では、ＸｉＰ用フラッシュメモリ１１２は、ファームウェアＡから新しいファームウェアＢに使用される過程にあるので、ＸｉＰ用フラッシュメモリ１１２には、ファームウェアのブランク期間が発生し、プロセッサ１１０内部の装置１１１は、アップデートの間にはプロセッサ１１０のＸｉＰ用フラッシュメモリ１１２内のファームウェアＡの動作を行うことができないという問題点を有する。
【０００７】
図２は、既存のデュアルバンクを有するプロセッサのファームウェアアップデート過程及びブーティングの際のファームウェア変更動作を示す図である。
【０００８】
図２の（ａ）に示されたように、プロセッサ２１０は、ＸｉＰ用の第１のフラッシュメモリ２１２及びＸｉＰ用の第２のフラッシュメモリ２１３を備えることができる。第１のフラッシュメモリ２１２には、ファームウェアＡが格納されており、外部システム２００でプロセッサ１１０の第２のフラッシュメモリ２１３にファームウェアＢをアップデートし、アップデート中には、プロセッサ２１０の内部または外部装置２１１が第１のフラッシュメモリ２１２に格納されたファームウェアを使用でき、途切れない動作が可能である。
【０００９】
図２の（ｂ）は、アップデート後のプロセッサ２１０を示すものであって、アップデート後のブーティングの際、プロセッサ２１０のブートローダ２２１は、使用するバンクを第１のフラッシュメモリ２１２から第２のフラッシュメモリ２１３に選択２２４することによりファームウェアＢを行うことになる。
【００１０】
図２の方式は、アップデートが進行される間にも、プロセッサ２１０はＸｉＰ用フラッシュメモリ１２１２にあるファームウェアを行うことができ、ファームウェアアップデートが失敗した場合にも、既存のファームウェアＡでブーティングが可能なことで、可用性を維持できるという長所を有している。しかし、２つのフラッシュメモリを有するプロセッサを使用するため、チップの大きさはより大きくなり、チップの単価も高くなるという問題がある。
【発明の概要】
【発明が解決しようとする課題】
（【００１１】以降は省略されています）

関連特許