特許ウォッチ

公開番号2025086544
公報種別公開特許公報(A)
公開日2025-06-09
出願番号2023200591
出願日2023-11-28
発明の名称半導体装置の製造方法および検査システム
出願人住友電気工業株式会社
代理人個人,個人
主分類H01L 21/66 20060101AFI20250602BHJP(基本的電気素子)
要約【課題】積層欠陥の拡張が生じ得る結晶欠陥の位置を特定できる半導体装置の製造方法および検査システムを提供する。
【解決手段】半導体装置の製造方法は、半導体基板と、前記半導体基板の上に形成された半導体層と、を有する基板を準備する工程と、前記半導体基板に含まれる結晶欠陥を起点とする積層欠陥を前記半導体層中に拡張させる工程と、前記半導体層中に拡張した前記積層欠陥を検出し、前記積層欠陥の起点となった前記結晶欠陥の位置を特定する工程と、前記結晶欠陥の位置を特定する工程の後、前記半導体層中に拡張した前記積層欠陥を縮小させる工程と、を有する。
【選択図】図2
特許請求の範囲【請求項１】
半導体基板と、前記半導体基板の上に形成された半導体層と、を有する基板を準備する工程と、
前記半導体基板に含まれる結晶欠陥を起点とする積層欠陥を前記半導体層中に拡張させる工程と、
前記半導体層中に拡張した前記積層欠陥を検出し、前記積層欠陥の起点となった前記結晶欠陥の位置を特定する工程と、
前記結晶欠陥の位置を特定する工程の後、前記半導体層中に拡張した前記積層欠陥を縮小させる工程と、
を有する、半導体装置の製造方法。
続きを表示（約 670 文字）【請求項２】
前記半導体基板は、炭化珪素単結晶基板である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記積層欠陥を拡張させる工程は、前記基板の温度を第１温度とし、前記基板に第１強度で光を照射する工程を有し、
前記積層欠陥を縮小させる工程は、前記基板の温度を前記第１温度よりも高い第２温度とし、前記基板に前記第１強度よりも低い第２強度で光を照射する工程を有する、請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記基板は、複数のチップ領域を有し、
前記チップ領域の面積に占める、前記チップ領域内の前記結晶欠陥を起点とする前記積層欠陥の面積の割合が合計で５％を超える前記チップ領域を不良チップ領域と判断する工程を有する、請求項１または請求項２に記載の半導体装置の製造方法。
【請求項５】
前記半導体層中に拡張した前記積層欠陥に基づいて前記基板の結晶方位を特定する工程を有する、請求項１または請求項２に記載の半導体装置の製造方法。
【請求項６】
半導体基板と、前記半導体基板の上に形成された半導体層と、を有する基板の前記半導体基板に含まれる結晶欠陥を起点とする積層欠陥を前記半導体層中に拡張させる拡張部と、
前記半導体層中に拡張した前記積層欠陥を検出し、前記積層欠陥の起点となった前記結晶欠陥の位置を特定する特定部と、
前記半導体層中に拡張した前記積層欠陥を縮小させる縮小部と、
を有する、検査システム。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置の製造方法および検査システムに関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
半導体装置の基板として、半導体基板の上に半導体層がエピタキシャル成長したエピタキシャル基板が用いられることがある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１２６９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
エピタキシャル基板を含む半導体装置においては、半導体基板中の結晶欠陥を起点とする積層欠陥が半導体層に拡張し、所定の特性が得られなくなることがある。
【０００５】
本開示は、積層欠陥の拡張が生じ得る結晶欠陥の位置を特定できる半導体装置の製造方法および検査システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の半導体装置の製造方法は、半導体基板と、前記半導体基板の上に形成された半導体層と、を有する基板を準備する工程と、前記半導体基板に含まれる結晶欠陥を起点とする積層欠陥を前記半導体層中に拡張させる工程と、前記半導体層中に拡張した前記積層欠陥を検出し、前記積層欠陥の起点となった前記結晶欠陥の位置を特定する工程と、前記結晶欠陥の位置を特定する工程の後、前記半導体層中に拡張した前記積層欠陥を縮小させる工程と、を有する。
【発明の効果】
【０００７】
本開示によれば、積層欠陥の拡張が生じ得る結晶欠陥の位置を特定できる。
【図面の簡単な説明】
【０００８】
図１は、実施形態に係る検査システムを示す図である。
図２は、半導体装置の製造方法を示すフローチャートである。
図３は、半導体装置の製造方法を示す上面図（その１）である。
図４は、半導体装置の製造方法を示す上面図（その２）である。
図５は、半導体装置の製造方法を示す上面図（その３）である。
図６は、半導体装置の製造方法を示す断面図（その１）である。
図７は、半導体装置の製造方法を示す断面図（その２）である。
図８は、半導体装置の製造方法を示す断面図（その３）である。
図９は、積層欠陥を含むチップ領域の一例を示す図である。
図１０は、トランジスタにおける積層欠陥の合計の面積の割合とソース－ドレイン間電圧のシフト量との関係の一例を示す図である。
図１１は、紫外線が照射される場合に積層欠陥が拡張する条件および縮小する条件の一例を示す図である。
【発明を実施するための形態】
【０００９】
実施するための形態について、以下に説明する。
【００１０】
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、"－"（バー）を数字の上に付すことによって表現されるが、本開示では数字の前に負の符号を付している。
（【００１１】以降は省略されています）

関連特許