特許ウォッチ

公開番号2025080874
公報種別公開特許公報(A)
公開日2025-05-27
出願番号2023194227
出願日2023-11-15
発明の名称試験用治具、試験方法、及び半導体素子の製造方法
出願人富士電機株式会社
代理人弁理士法人一色国際特許事務所
主分類G01R 31/26 20200101AFI20250520BHJP(測定;試験)
要約【課題】ウェハに傷がつくことを抑制可能な試験用治具を提供する。
【解決手段】ウェハに形成された複数の半導体素子の夫々を試験するための試験用治具であって、前記試験の際の前記ウェハの厚さ方向を上下方向とし、前記ウェハのおもて面側を上、前記ウェハのうら面側を下としたとき、前記試験の際に前記ウェハの上方に位置し、前記上下方向に貫通する開口が形成された基板と、前記基板の下側に設けられ、前記開口を囲むように形成されたチャンバと、前記基板に接続された、前記半導体素子の測定用の第1プローブと、を備え、前記チャンバは、前記第1プローブを囲み、前記試験の際に、前記開口から空気が注入されると上方に浮遊する囲繞部材と、前記試験の前に、前記囲繞部材を支持する支持部と、前記試験の際に、前記開口への空気の注入が停止された場合に、前記囲繞部材が前記ウェハと接触しないように、前記囲繞部材の低下を抑制する抑制部材と、を含む。
【選択図】図8
特許請求の範囲【請求項１】
ウェハに形成された複数の半導体素子の夫々を試験するための試験用治具であって、
前記試験の際の前記ウェハの厚さ方向を上下方向とし、前記ウェハのおもて面側を上、前記ウェハのうら面側を下としたとき、
前記試験の際に前記ウェハの上方に位置し、前記上下方向に貫通する開口が形成された基板と、
前記基板の下側に設けられ、前記開口を囲むように形成されたチャンバと、
前記基板に接続された、前記半導体素子の測定用の第１プローブと、
を備え、
前記チャンバは、
前記第１プローブを囲み、前記試験の際に、前記開口から空気が注入されると上方に浮遊する囲繞部材と、
前記試験の前に、前記囲繞部材を支持する支持部と、
前記試験の際に、前記開口への空気の注入が停止された場合に、前記囲繞部材が前記ウェハと接触しないように、前記囲繞部材の低下を抑制する抑制部材と、
を含む試験用治具。
続きを表示（約 1,100 文字）【請求項２】
請求項１に記載の試験用治具であって、
前記抑制部材は、前記囲繞部材に設けられた第２プローブであり、
前記第２プローブの先端は、前記囲繞部材の下端よりも下方に位置する、
試験用治具。
【請求項３】
請求項２に記載の試験用治具であって、
前記半導体素子のおもて面には、所定の電極が形成されており、
前記試験の際に、前記第２プローブの前記先端は、前記半導体素子を上から見た平面視において、前記所定の電極の位置にある、
試験用治具。
【請求項４】
請求項３に記載の試験用治具であって、
前記囲繞部材は、前記第２プローブの前記先端が前記所定の電極と接触した後、上方に浮遊する、
試験用治具。
【請求項５】
請求項１に記載の試験用治具であって、
前記抑制部材は、前記支持部に取り付けられたプランジャである、
試験用治具。
【請求項６】
請求項１～５の何れか一項に記載の試験用治具を用いて、前記半導体素子の前記試験を行う試験方法であって、
前記試験用治具には、前記第１プローブが複数設けられており、
前記半導体素子のおもて面には制御電極および第１主電極が形成され、うら面には第２主電極が形成されており、
前記ウェハをステージの上に載置する工程と、
試験対象の半導体素子の上に、前記試験用治具を位置合わせする工程と、
前記試験用治具の前記開口に空気を注入しつつ、前記試験用治具を前記半導体素子に近づけ前記囲繞部材を浮遊させる工程と、
前記半導体素子の前記制御電極及び前記第１主電極に、夫々、前記第１プローブを接触させる工程と、
前記第１プローブと前記ステージの間に電圧を印加して、前記半導体素子の特性を測定する工程と、
前記試験用治具を上方に移動させて前記第１プローブを前記半導体素子から離間させた後、次の試験対象の半導体素子の上に前記試験用治具を移動させる工程と、
を含む試験方法。
【請求項７】
ウェハに複数の半導体素子の夫々の制御電極、第１主電極、及び第２主電極を形成する工程と、
請求項６に記載の試験方法により、夫々の半導体素子の前記試験を行う工程と、
前記試験により不良品と判定された半導体素子にマーキングを行う工程と、
前記ウェハをダイシングする工程と、
前記マーキングの有無に基づいて、良品と不良品とを選別する工程と、
を含む半導体素子の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、試験用治具、試験方法、及び半導体素子の製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect-Transistor）や、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体素子では、高電圧を印加する試験（高電圧試験）を行って不良品をスクリーニングしている。このような高電圧試験用の治具として、プローブカードの下に小型のチャンバを設け、チャンバ内に空気を注入して加圧することで、隣のチップの放電破壊を抑制するようにしたものが知られている（例えば、特許文献１、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
米国特許第９２９１６６４号公報
【非特許文献】
【０００４】
High-Voltage-High-Current-Probe-Cards<https://www.tips.co.at/pdfs_probecards/High-Voltage-High-Current-Probe-Cards.pdf>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、高電圧試験の際に、チャンバの底（下端）がウェハと接触し、ウェハ表面に傷をつけるおそれがあった。また、特許文献１では、チャンバ周囲に、リング（可動部）を設け、試験の際にチャンバ内に空気を注入することによりリングを上方に浮遊させることが開示されている。このように、リングを設けて浮遊させる場合においても、例えば、異常などにより空気の注入が停止されると、リングが低下して、ウェハと接触するおそれ（ウェハ表面に傷をつけるおそれ）があった。
【０００６】
本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、ウェハに傷がつくことを抑制可能な試験用治具を提供することにある。
【課題を解決するための手段】
【０００７】
前述した課題を解決する主たる本発明は、ウェハに形成された複数の半導体素子の夫々を試験するための試験用治具であって、前記試験の際の前記ウェハの厚さ方向を上下方向とし、前記ウェハのおもて面側を上、前記ウェハのうら面側を下としたとき、前記試験の際に前記ウェハの上方に位置し、前記上下方向に貫通する開口が形成された基板と、前記基板の下側に設けられ、前記開口を囲むように形成されたチャンバと、前記基板に接続された、前記半導体素子の測定用の第１プローブと、を備え、前記チャンバは、前記第１プローブを囲み、前記試験の際に、前記開口から空気が注入されると上方に浮遊する囲繞部材と、前記試験の前に、前記囲繞部材を支持する支持部と、前記試験の際に、前記開口への空気の注入が停止された場合に、前記囲繞部材が前記ウェハと接触しないように、前記囲繞部材の低下を抑制する抑制部材と、を含む試験用治具である。
【発明の効果】
【０００８】
本発明によれば、ウェハに傷がつくことを抑制可能な試験用治具を提供することができる。
【図面の簡単な説明】
【０００９】
ウェハ１と半導体チップ１０の関係の一例を示す図である。
半導体チップ１０の平面図及びＡ－Ａ断面図である。
ウェハ１の試験を行う際の試験システムＴＳの概略図である。
比較例の試験用治具２４０を下から見た斜視図である。
浮遊リング支持部５４と浮遊リング５５の関係の説明図である。
図４のＢ－Ｂ断面図である。
図４のＣ－Ｃ断面図である。
第１実施形態の試験用治具４０の概略説明図である。
第１実施形態の試験用治具４０の概略説明図である。
半導体チップ１０の製造方法を示すフロー図である。
第２実施形態の試験用治具４０Ａの概略説明図である。
第２実施形態の試験用治具４０Ａの概略説明図である。
ボールプランジャ５８の一例を示す説明図である。
浮遊リング５５が浮遊した際に、ボールプランジャ５８が浮遊リング５５を押し付ける様子を示す図である。
【発明を実施するための形態】
【００１０】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
（【００１１】以降は省略されています）

関連特許