特許ウォッチ

公開番号2025075253
公報種別公開特許公報(A)
公開日2025-05-15
出願番号2023186293
出願日2023-10-31
発明の名称データ処理装置
出願人日本電波工業株式会社
代理人弁理士法人創光国際特許事務所
主分類H03K 5/00 20060101AFI20250508BHJP(基本電子回路)
要約【課題】ADコンバータを動作させるために用いるクロックと、DAコンバータを動作させるために用いるクロックとが同期しなくなることを抑制する。
【解決手段】データ処理装置1は、第1分配器11と、第2分配器12と、第3分配器13と、ADコンバータと、DAコンバータと、第1デジタル回路16と、第2デジタル回路19とを有する。第1分配器11は、出力する複数の第1クロックを同期させる設定の入力を受け付けることにより複数の第1クロックを同期させ、複数の第1クロックが同期した後に、複数の第1クロックのいずれかを第2分配器12及び第3分配器13に入力し、第2分配器12は、第1分配器11から入力された第1クロックと同期した第2クロックをADコンバータに入力し、第3分配器13は、第1クロックと同期した第3クロックをDAコンバータに入力する。
【選択図】図1

特許請求の範囲【請求項１】
第１分配器と、第２分配器と、第３分配器と、ＡＤコンバータと、ＤＡコンバータと、第１デジタル回路と、第２デジタル回路とを有するデータ処理装置であって、
前記第１分配器は、出力する複数の第１クロックを同期させる設定の入力を受け付けることにより前記複数の第１クロックを同期させ、前記複数の第１クロックが同期した後に、前記複数の第１クロックのいずれかを前記第２分配器及び前記第３分配器に入力し、
前記第２分配器は、前記第１分配器から入力された前記第１クロックと同期した第２クロックを前記ＡＤコンバータに入力し、
前記ＡＤコンバータは、前記第２クロックに同期して、入力されたアナログ信号をデジタルデータに変換し、前記第２クロックに同期して前記デジタルデータを前記第１デジタル回路に入力し、
前記第３分配器は、前記第１クロックと同期した第３クロックを前記ＤＡコンバータに入力し、
前記ＤＡコンバータは、前記第３クロックに同期して、前記第２デジタル回路から入力されたデジタルデータをアナログ信号に変換し、前記第３クロックに同期して前記デジタルデータを変換したアナログ信号を出力する、
データ処理装置。
続きを表示（約 220 文字）【請求項２】
前記第１分配器は、前記複数の第１クロックそれぞれの遅延量を設定することにより、前記複数の第１クロックそれぞれの変化点が同じになるように設定する、
請求項１に記載のデータ処理装置。
【請求項３】
前記第１分配器、前記第２分配器及び前記第３分配器は、出力するクロックを同期させる設定の入力を受け付けることにより、出力するクロックの変化点を同期させる、
請求項１又は２に記載のデータ処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、データ処理装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、アナログ信号を取得し、ＡＤコンバータによりデジタルデータに変換してデジタル回路に入力するとともに、デジタル回路から受信したデータをＤＡコンバータによりアナログ信号に変換して出力するデータ処理装置が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－１３１０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
データ処理装置において扱う信号が車両の位置情報を特定する信号等である場合、ＡＤコンバータが信号を処理するタイミングと、ＤＡコンバータが信号を処理するタイミングとを合わせることによりデータ精度を向上させることができる。
【０００５】
ＡＤコンバータが信号を処理するタイミングと、ＤＡコンバータが信号を処理するタイミングとを合わせるためには、ＡＤコンバータを動作させるために用いるクロックと、ＤＡコンバータを動作させるために用いるクロックとを同期させる必要がある。しかしながら、ＤＡコンバータ及びＡＤコンバータに入力するクロックを生成するクロック生成回路の温度特性により、ＡＤコンバータを動作させるために用いるクロックと、ＤＡコンバータを動作させるために用いるクロックとが同期しなくなるという問題がある。
【０００６】
そこで、本発明はこれらの点に鑑みてなされたものであり、ＡＤコンバータを動作させるために用いるクロックと、ＤＡコンバータを動作させるために用いるクロックとが同期しなくなることを抑制することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様に係るデータ処理装置は、第１分配器と、第２分配器と、第３分配器と、ＡＤコンバータと、ＤＡコンバータと、第１デジタル回路と、第２デジタル回路とを有するデータ処理装置であって、前記第１分配器は、出力する複数の第１クロックを同期させる設定の入力を受け付けることにより前記複数の第１クロックを同期させ、前記複数の第１クロックが同期した後に、前記複数の第１クロックのいずれかを前記第２分配器及び前記第３分配器に入力し、前記第２分配器は、前記第１分配器から入力された前記第１クロックと同期した第２クロックを前記ＡＤコンバータに入力し、前記ＡＤコンバータは、前記第２クロックに同期して、入力されたアナログ信号をデジタルデータに変換し、前記第２クロックに同期して前記デジタルデータを前記第１デジタル回路に入力し、前記第３分配器は、前記第１クロックと同期した第３クロックを前記ＤＡコンバータに入力し、前記ＤＡコンバータは、前記第３クロックに同期して、前記第２デジタル回路から入力されたデジタルデータをアナログ信号に変換し、前記第３クロックに同期して前記デジタルデータを変換したアナログ信号を出力する。
【０００８】
前記第１分配器は、前記複数の第１クロックそれぞれの遅延量を設定することにより、前記複数の第１クロックそれぞれの変化点が同じになるように設定してもよい。
前記第１分配器、前記第２分配器及び前記第３分配器は、出力するクロックを同期させる設定の入力を受け付けることにより、出力するクロックの変化点を同期させてもよい。
【発明の効果】
【０００９】
本発明によれば、複数のＡＤコンバータ間又は複数のＤＡコンバータ間で、動作に用いるクロックが同期しなくなることを抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
データ処理装置の構成を示す図である。
第１分配器、第２分配器及び第３分配器から出力されるクロックのタイミングチャートを示す図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許