特許ウォッチ

公開番号2025005711
公報種別公開特許公報(A)
公開日2025-01-17
出願番号2023106008
出願日2023-06-28
発明の名称定電圧生成回路
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G05F 3/24 20060101AFI20250109BHJP(制御;調整)
要約【課題】電流能力を持たせることができる定電圧生成回路を提供する。
【解決手段】定電圧生成回路(11)は、デプレッション型のNチャネルMOSFETとして構成され、入力電圧(Vin)の印加端に接続される第1ドレインと、第1ソースと、前記第1ソースと短絡された第1ゲートと、を有する第1トランジスタ(M1)と、NチャネルMOSFETとして構成され、前記第1ソースと接続される第2ドレインと、第2ソースと、第2ゲートと、を有する第2トランジスタ(M2)と、NチャネルMOSFETとして構成され、前記第1ドレインと接続される第3ドレインと、前記第1ソースと接続される第3ゲートと、前記第2ゲートと接続される第3ソースと、を有する第3トランジスタ(M3)と、前記第2ゲートに接続され、出力電圧(Vout)が出力されるように構成される出力端(Tout)と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
デプレッション型のＮチャネルＭＯＳＦＥＴとして構成され、入力電圧の印加端に接続される第１ドレインと、第１ソースと、前記第１ソースと短絡された第１ゲートと、を有する第１トランジスタと、
ＮチャネルＭＯＳＦＥＴとして構成され、前記第１ソースと接続される第２ドレインと、第２ソースと、第２ゲートと、を有する第２トランジスタと、
ＮチャネルＭＯＳＦＥＴとして構成され、前記第１ドレインと接続される第３ドレインと、前記第１ソースと接続される第３ゲートと、前記第２ゲートと接続される第３ソースと、を有する第３トランジスタと、
前記第２ゲートに接続され、出力電圧が出力されるように構成される出力端と、
を備える、定電圧生成回路。
続きを表示（約 790 文字）【請求項２】
前記第３トランジスタは、デプレッション型である、請求項１に記載の定電圧生成回路。
【請求項３】
前記第３ソースに接続される定電流源をさらに備える、請求項１に記載の定電圧生成回路。
【請求項４】
前記定電流源は、能動素子を有する能動負荷として構成される、請求項３に記載の定電圧生成回路。
【請求項５】
前記能動素子は、ゲート・ソース間が短絡されたデプレッション型のＮチャネルＭＯＳＦＥＴである、請求項４に記載の定電圧生成回路。
【請求項６】
前記第３ソースと前記定電流源との間に接続される第１スイッチと、
前記第３ソースと前記出力端との間に接続される第２スイッチと、をさらに備える、請求項３に記載の定電圧生成回路。
【請求項７】
デプレッション型のＮチャネルＭＯＳＦＥＴとして構成され、前記第３ソースに接続される第４ドレインと、第４ソースと、前記第４ソースと短絡された第４ゲートと、を有する第４トランジスタをさらに備え、
前記第２トランジスタは、エンハンスメント型であり、
前記第３トランジスタは、デプレッション型である、請求項１に記載の定電圧生成回路。
【請求項８】
デプレッション型のＮチャネルＭＯＳＦＥＴとして構成され、前記第３ソースに接続される第４ドレインと、第４ソースと、前記第４ソースと短絡された第４ゲートと、を有する第４トランジスタをさらに備え、
前記第２トランジスタおよび前記第３トランジスタは、デプレッション型であり、
前記第１ゲート、前記第３ゲート、および前記第４ゲートには、ｎ型不純物が注入されており、
前記第２ゲートには、ｐ型不純物が注入されている、請求項１に記載の定電圧生成回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、定電圧生成回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
従来、定電圧生成回路の一種として、デプレッション型のＮチャネルＭＯＳＦＥＴ［metal oxide semiconductor field effect transistor］とエンハンスメント型のＮチャネルＭＯＳＦＥＴを組み合わせたＥＤ型定電圧源が広く一般に知られている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２１／１７２００１号
【０００４】
［概要］
ここで、定電圧生成回路に接続する負荷を考慮し、定電圧生成回路に電流能力が要求される場合があった。
【０００５】
上記状況に鑑み、本開示は、電流能力を持たせることができる定電圧生成回路を提供することを目的とする。
【０００６】
本開示の一態様に係る定電圧生成回路は、
デプレッション型のＮチャネルＭＯＳＦＥＴとして構成され、入力電圧の印加端に接続される第１ドレインと、第１ソースと、前記第１ソースと短絡された第１ゲートと、を有する第１トランジスタと、
ＮチャネルＭＯＳＦＥＴとして構成され、前記第１ソースと接続される第２ドレインと、第２ソースと、第２ゲートと、を有する第２トランジスタと、
ＮチャネルＭＯＳＦＥＴとして構成され、前記第１ドレインと接続される第３ドレインと、前記第１ソースと接続される第３ゲートと、前記第２ゲートと接続される第３ソースと、を有する第３トランジスタと、
前記第２ゲートに接続され、出力電圧が出力されるように構成される出力端と、
を備える構成としている。
【図面の簡単な説明】
【０００７】
図１は、比較例に係る定電圧生成回路の構成を示す図である。
図２は、第１実施形態に係る定電圧生成回路の構成を示す図である。
図３は、第２実施形態に係る定電圧生成回路の構成を示す図である。
図４は、第３実施形態に係る定電圧生成回路の構成を示す図である。
図５は、第４実施形態に係る定電圧生成回路の構成を示す図である。
【０００８】
[詳細な説明]
以下、本開示の例示的な実施形態について、図面を参照して説明する。
【０００９】
＜比較例＞
図１は、定電圧生成回路の比較例（後出の実施形態と対比される基本構成）を示す図である。本比較例の定電圧生成回路１は、いわゆるＥＤ型基準電圧源である。本図に即して述べると、定電圧生成回路１は、トランジスタＭ１と、トランジスタＭ２と、を備える。トランジスタＭ１は、デプレッション型のＮチャネルＭＯＳＦＥＴにより構成される。トランジスタＭ２は、エンハンスメント型のＮチャネルＭＯＳＦＥＴにより構成される。
【００１０】
なお、デプレッション型とは、ゲート・ソース間電圧が０Ｖであってもドレイン電流が流れるものを指す。一方、エンハンスメント型とは、ゲート・ソース間電圧が０Ｖであるときにはドレイン電流が流れないものを指す。
（【００１１】以降は省略されています）

関連特許