特許ウォッチ

公開番号2024118696
公報種別公開特許公報(A)
公開日2024-09-02
出願番号2023025124
出願日2023-02-21
発明の名称半導体装置および半導体装置の製造方法
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H01L 29/739 20060101AFI20240826BHJP(基本的電気素子)
要約【課題】ラッチアップ耐量を確保しつつ、ターンオン損失を低減した半導体装置及びその製造方法を提供する。
【解決手段】半導体装置100は、半導体基板10のおもて面に設けられ、ゲートトレンチ部40を含む複数のトレンチ部と、半導体基板に設けられた第1導電型のドリフト領域18と、ドリフト領域の上方に設けられた第2導電型のベース領域14と、ベース領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域12と、ベース領域の上方に設けられ、ベース領域よりもドーピング濃度の高い第2導電型のコンタクト領域15と、を備える。エミッタ領域は、ゲートトレンチ部の側壁と接して設けられ、トレンチ配列方向で、複数のトレンチ部のうちゲートトレンチ部と対向するダミートレンチ部30まで延伸せずに終端し、コンタクト領域は、トレンチ配列方向で、エミッタ領域の端部からダミートレンチ部の側壁まで設けられる。
【選択図】図1A
特許請求の範囲【請求項１】
半導体基板のおもて面に設けられ、ゲートトレンチ部を含む複数のトレンチ部と、
前記半導体基板に設けられた第１導電型のドリフト領域と、
前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
前記ベース領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
前記ベース領域の上方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、
を備え、
前記エミッタ領域は、前記ゲートトレンチ部の側壁と接して設けられ、トレンチ配列方向において、前記複数のトレンチ部のうち前記ゲートトレンチ部と対向する第１トレンチ部まで延伸せずに終端し、
前記コンタクト領域は、トレンチ配列方向において、前記エミッタ領域の端部から前記第１トレンチ部の側壁まで設けられている
半導体装置。
続きを表示（約 860 文字）【請求項２】
前記半導体基板の上面視で、前記エミッタ領域は、トレンチ延伸方向において離散的に設けられている
請求項１に記載の半導体装置。
【請求項３】
前記ゲートトレンチ部の側壁において、前記エミッタ領域のトレンチ延伸方向における長さは、前記コンタクト領域のトレンチ延伸方向における長さよりも大きい
請求項１に記載の半導体装置。
【請求項４】
前記エミッタ領域のトレンチ配列方向における長さは、０．１μｍ以上、１．０μｍ以下である
請求項１に記載の半導体装置。
【請求項５】
前記エミッタ領域のトレンチ延伸方向における長さは、前記コンタクト領域のトレンチ延伸方向における長さの０．５倍以上、１０倍以下である
請求項１に記載の半導体装置。
【請求項６】
前記半導体基板のおもて面の上方に設けられた、コンタクトホールを有する層間絶縁膜を備え、
前記エミッタ領域のトレンチ配列方向における終端位置は、前記コンタクトホールの下方にある
請求項１に記載の半導体装置。
【請求項７】
前記エミッタ領域のドーピング濃度は、２Ｅ１９ｃｍ
－３
以上、４Ｅ２０ｃｍ
－３
以下である
請求項１に記載の半導体装置。
【請求項８】
前記半導体基板の深さ方向において、前記コンタクト領域の厚さは、エミッタ領域の厚さよりも小さい
請求項１に記載の半導体装置。
【請求項９】
前記コンタクト領域のドーピング濃度は、１Ｅ１９ｃｍ
－３
以上、２Ｅ２０ｃｍ
－３
以下である
請求項１に記載の半導体装置。
【請求項１０】
前記エミッタ領域は、前記第１トレンチ部の側壁から離間して設けられている
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
特許文献１には、半導体基板のおもて面にＮ＋型エミッタ層およびＰ＋型コンタクト層が交互に設けられたトランジスタ部を有する半導体装置が記載されている。
［先行技術文献］
［特許文献］
［特許文献１］特開平１１－３４５９６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ラッチアップ耐量を確保しつつ、ターンオン損失を低減した半導体装置および半導体基板の製造方法が望まれている。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、半導体基板のおもて面に設けられ、ゲートトレンチ部を含む複数のトレンチ部と、前記半導体基板に設けられた第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた第２導電型のベース領域と、前記ベース領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、前記ベース領域の上方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、を備え、前記エミッタ領域は、前記ゲートトレンチ部の側壁と接して設けられ、トレンチ配列方向において、前記複数のトレンチ部のうち前記ゲートトレンチ部と対向する第１トレンチ部まで延伸せずに終端し、前記コンタクト領域は、トレンチ配列方向において、前記エミッタ領域の端部から前記第１トレンチ部の側壁まで設けられている、半導体装置が提供される。
【０００５】
前記半導体基板の上面視で、前記エミッタ領域は、トレンチ延伸方向において離散的に設けられてよい。
【０００６】
前記ゲートトレンチ部の側壁において、前記エミッタ領域のトレンチ延伸方向における長さは、前記コンタクト領域のトレンチ延伸方向における長さよりも大きくてよい。
【０００７】
前記エミッタ領域のトレンチ配列方向における長さは、０．１μｍ以上、１．０μｍ以下であってよい。
【０００８】
前記エミッタ領域のトレンチ延伸方向における長さは、前記コンタクト領域のトレンチ延伸方向における長さの０．５倍以上、１０倍以下であってよい。
【０００９】
半導体装置は、前記半導体基板のおもて面の上方に設けられた、コンタクトホールを有する層間絶縁膜を備え、前記エミッタ領域のトレンチ配列方向における終端位置は、前記コンタクトホールの下方にあってよい。
【００１０】
前記エミッタ領域のドーピング濃度は、２Ｅ１９ｃｍ
－３
以上、４Ｅ２０ｃｍ
－３
以下であってよい。
（【００１１】以降は省略されています）

関連特許