特許ウォッチ

公開番号2025007330
公報種別公開特許公報(A)
公開日2025-01-17
出願番号2023108641
出願日2023-06-30
発明の名称炭化珪素半導体装置の製造方法および炭化珪素半導体装置
出願人富士電機株式会社,株式会社デンソー
代理人個人
主分類H10D 30/66 20250101AFI20250109BHJP()
要約【課題】バリアメタルのバリア性を向上させ、オーミック電極のNiがバリアメタルを通過して、Al膜またはAl-Si膜に染み出してしまうことを防止できる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置の製造方法は、第1導電型の出発基板のおもて面側に、出発基板より低不純物濃度の第1導電型の第1半導体層が設けられた炭化珪素半導体基板を用意する。次に、第1半導体層の、出発基板側に対して反対側の表面に第2導電型の第2半導体層を形成する。次に、第2半導体層の表面にオーミック電極を形成する。次に、オーミック電極の表面にTi膜とTiN膜をこの順に堆積する。次に、Ti膜とTiN膜を熱処理してバリアメタルを形成する。熱処理は550℃以上750℃以下で行う。
【選択図】図2
特許請求の範囲【請求項１】
第１導電型の出発基板のおもて面側に、前記出発基板より低不純物濃度の第１導電型の第１半導体層が設けられた炭化珪素半導体基板を用意する第１工程と、
前記第１半導体層の、前記出発基板側に対して反対側の表面に第２導電型の第２半導体層を形成する第２工程と、
前記第２半導体層の表面にオーミック電極を形成する第３工程と、
前記オーミック電極の表面にＴｉ膜とＴｉＮ膜をこの順に堆積する第４工程と、
前記Ｔｉ膜と前記ＴｉＮ膜を熱処理してバリアメタルを形成する第５工程と、
前記バリアメタルの表面に表面電極を形成する第６工程と、
前記炭化珪素半導体基板の裏面に裏面電極を形成する第７工程と、
を含み、
前記第６工程では、熱処理を５５０℃以上７５０℃以下の温度で行うことを特徴とする炭化珪素半導体装置の製造方法。
続きを表示（約 1,000 文字）【請求項２】
前記第５工程より後、前記第６工程より前に、
前記バリアメタルの表面に第２のＴｉＮ膜を形成する第８工程を含み、
前記第６工程では、前記第２のＴｉＮ膜の表面に表面電極を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記第４工程では、前記Ｔｉ膜の膜厚を１０ｎｍ以上１００ｎｍ以下に成膜し、前記ＴｉＮ膜の膜厚を５０ｎｍ以上２００ｎｍ以下に成膜することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記第５工程では、熱処理を不活性ガスまたは窒素雰囲気で行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項５】
第１導電型の出発基板のおもて面側に、前記出発基板より低不純物濃度の第１導電型の第１半導体層が設けられた炭化珪素半導体基板と、
前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第２導電型の第２半導体層と、
前記第２半導体層の表面に設けられたオーミック電極と、
前記オーミック電極の表面に設けられたバリアメタルと、
前記バリアメタルの表面に設けられた表面電極と、
前記炭化珪素半導体基板の裏面に設けられた裏面電極と、
を備え、
前記バリアメタルは、ＴｉＮ膜であり、Ｔｉの濃度が一様な範囲でＮの濃度が減少する領域を有していることを特徴とする炭化珪素半導体装置。
【請求項６】
前記バリアメタルと前記表面電極との間に設けられた第２のＴｉＮ膜をさらに備え、
前記第２のＴｉＮ膜の平均結晶子径は、前記バリアメタルの平均結晶子径よりも小さいことを特徴とする請求項５に記載の炭化珪素半導体装置。
【請求項７】
前記バリアメタルの表面から底面に向かう粒界が、前記底面まで貫通していないことを特徴とする請求項５に記載の炭化珪素半導体装置。
【請求項８】
前記ＴｉＮ膜の平均結晶粒径が１２ｎｍ以上１８ｎｍ以下であることを特徴とする請求項５に記載の炭化珪素半導体装置。
【請求項９】
前記オーミック電極は、ＮｉＳｉで構成されていることを特徴とする請求項５に記載の炭化珪素半導体装置。
【請求項１０】
前記表面電極は、ＡｌまたはＡｌ－Ｓｉで構成されていることを特徴とする請求項５に記載の炭化珪素半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に代わる次世代の半導体材料として期待されている。炭化珪素を半導体材料に用いた半導体素子（以下、炭化珪素半導体装置とする）は、シリコンを半導体材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減可能であることや、より高温（２００℃以上）の環境下で使用可能なこと等、様々な利点がある。これは、炭化珪素のバンドギャップがシリコンに対して３倍程度大きく、シリコンよりも絶縁破壊電界強度が１桁近く大きいという材料自体の特長による。
【０００３】
炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）が製品化されている。
【０００４】
従来の炭化珪素半導体装置の構造について、トレンチ型ＭＯＳＦＥＴを例に説明する。トレンチ型ＭＯＳＦＥＴでは、ｎ
+
型出発基板のおもて面にｎ
+
型バッファ層およびｎ型炭化珪素エピタキシャル層が堆積される。ｎ型炭化珪素エピタキシャル層のｎ
+
型出発基板側に対して反対側の表面側は、ｎ型高濃度領域が設けられている。また、ｎ型高濃度領域のｎ
+
型出発基板側に対して反対側の表面層には、第１ｐ
+
型ベース領域が選択的に設けられている。ｎ型高濃度領域には、トレンチの底面全体を覆うように第２ｐ
+
型ベース領域が選択的に設けられている。
【０００５】
また、従来のトレンチ型ＭＯＳＦＥＴには、さらにｐ型ベース領域、ｎ
+
型ソース領域、ｐ
++
型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、オーミック電極（ソース電極）、裏面電極、トレンチ、ソース電極パッドおよびドレイン電極パッドが設けられている。オーミック電極は、ｎ
+
型ソース領域、ｐ
++
型コンタクト領域上に設けられ、オーミック電極上にソース電極パッドが設けられている。
【０００６】
また、オーミック電極および層間絶縁膜と、ソース電極パッドとの間に、例えばオーミック電極からゲート電極側への金属原子の拡散を防止するバリアメタルが設けられている。炭化珪素半導体装置のおもて面電極形成プロセスで、オーミック電極、バリアメタルおよびソース電極パッドは、次のように形成される。まず、ｎ
+
型ソース領域およびｐ
++
型コンタクト領域上に成膜したニッケル（Ｎｉ）をアニールすることで、ＮｉＳｉ（ニッケルシリサイド）のオーミック電極が形成される。次に、オーミック電極上にＴｉ（チタン）およびＴｉＮ（窒化チタン）からなるバリアメタルを成膜する。次に、バリアメタルを一度、大気暴露してから、Ａｌ（アルミニウム）膜またはＡｌ－Ｓｉ膜を成膜することでソース電極パッドを形成している。このように、バリアメタルを成膜後、一度、大気暴露することにより、バリアメタルのバリア性の向上を図っている。
【０００７】
また、Ｎｉシリサイドからなるコンタクト電極を形成後、コンタクト電極上にＴｉ／ＴｉＮ／Ｔｉ膜を順に成膜してバリアメタルを形成し、次に、Ａｌ－Ｓｉ膜からなるソース電極を成膜する炭化珪素半導体素子の製造方法が公知である（下記、特許文献１参照）。
【０００８】
また、例えばスパッタリング法で、全面にＴｉ膜、ＴｉＮ膜、Ｔｉ膜をこの順に積層し、所定の加熱処理（シンタリング）を施し、バリアメタル層を形成し、Ａｌ－Ｓｉ合金膜を形成する炭化珪素半導体素子の製造方法が公知である（下記、特許文献２参照）。
【０００９】
また、例えばスパッタリングにより、層間絶縁膜の表面およびコンタクトホールの内壁に沿って窒化チタン膜を形成し、窒化チタン膜の表面およびコンタクトホールの内壁に沿って、第１ニッケル膜を形成し、高速熱処理することで、窒化チタン膜の結晶粒を肥大化させて、窒化チタン膜上の第１ニッケル膜から窒化チタン膜の柱状の結晶粒間にニッケルが侵入することを抑制することができる炭化珪素半導体素子の製造方法が公知である（下記、特許文献３参照）。
【先行技術文献】
【特許文献】
【００１０】
特開２０１８－１８２０３２号公報
特開２０１６－１１１１３５号公報
特開２０１７－１６８６８４号公報
【発明の概要】
【発明が解決しようとする課題】
（【００１１】以降は省略されています）

関連特許