特許ウォッチ

公開番号2024089444
公報種別公開特許公報(A)
公開日2024-07-03
出願番号2022204806
出願日2022-12-21
発明の名称磁気メモリおよびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10B 61/00 20230101AFI20240626BHJP()
要約【課題】微細化に優れたヨーク構造を有する磁気メモリの提供。
【解決手段】磁気メモリは第1方向に沿って延び第1端部および第2端部を有する筒状の複数の第1磁性部材を備える。第1配線は、第1磁性部材の第2端部側に第1磁性部材から離間して配置され、第2方向に延び、第3方向に隣り合って配置される。第1方向から見た平面視では、隣り合う第1配線間に第1磁性部材が位置する。第2磁性部材の第1部分は第1配線の上方に設けられる。第2磁性部材の第2部分は隣り合う第1配線間において第2方向に延びており、第1部分と電気的に接続される。第2磁性部材の第3部分は複数の第1配線の下方に設けられる。第2磁性部材の第4部分は第1磁性部材の第2端部の内側に少なくとも一部が設けられ、第2部分と電気的に接続される。第3配線は第1磁性部材の第1端部側に設けられ、第3方向に沿って延びている。
【選択図】図6
特許請求の範囲【請求項１】
第１方向に沿って延び第１端部および第２端部を有する筒状の複数の第１磁性部材と、
前記第１磁性部材の前記第２端部側に該第１磁性部材から離間して配置され、前記第１方向に交差する第２方向に延び、前記第１方向および前記第２方向に交差する第３方向に隣り合って配置された複数の第１配線であって、前記第１方向から見た平面視において、隣り合う前記第１配線間に少なくとも１つの前記第１磁性部材が位置する複数の第１配線と、
前記複数の第１配線の上方に設けられた第１部分、隣り合う前記第１配線間において前記第２方向に延びており、前記第１部分と電気的に接続された第２部分、前記複数の第1配線の下方に設けられた第３部分、および、前記第１磁性部材の前記第２端部の内側に少なくとも一部が設けられ、前記第２部分と電気的に接続された第４部分を含む第２磁性部材と、
前記第１磁性部材の前記第１端部側に設けられ、前記第３方向に沿って延びた第３配線と、を備える磁気メモリ。
続きを表示（約 1,200 文字）【請求項２】
前記第２部分は、前記複数の第１配線の側面に対向して設けられ、前記複数の第１配線に沿ってその長手方向が延伸した形状を有する、請求項１に記載の磁気メモリ。
【請求項３】
前記第１配線と前記第２部分とは、前記第２方向に略平行に延び、前記第３方向に交互に配置されている、請求項１に記載の磁気メモリ。
【請求項４】
前記第１部分は、前記複数の第１配線の上面に対向して設けられ、前記第２および第３方向に広がるプレート状に構成され、
前記第３部分は、前記複数の第１配線の底面に対向して設けられ、前記第２および第３方向に広がるプレート状に構成され、前記第１磁性部材の前記第２端部を取り囲む部分を有し、
前記第４部分は、前記第１方向に延びるポール状に構成されている、請求項２に記載の磁気メモリ。
【請求項５】
前記第３部分と前記第４部分との間の距離は、前記第３部分と前記第２部分との間の距離よりも短い、請求項１に記載の磁気メモリ。
【請求項６】
前記第２部分は、該第２部分と前記第１磁性部材との間に設けられた前記第４部分に電気的に接続される、請求項１に記載の磁気メモリ。
【請求項７】
前記第３部分は前記第１部分から電気的に分離された、請求項１に記載の磁気メモリ。
【請求項８】
複数の第１磁性部材の前記第１端部にそれぞれの一端が電気的に接続された複数の磁気抵抗素子をさらに備える、請求項１に記載の磁気メモリ。
【請求項９】
前記複数の磁気抵抗素子のそれぞれと前記第３配線との間に設けられたスイッチング素子をさらに備える、請求項８に記載の磁気メモリ。
【請求項１０】
非磁性層の第１面から第１方向に沿って延びる複数のホールを該非磁性層内に形成し、
前記第１面上の前記複数のホールの周囲に磁性材料の第３部分を形成し、
前記複数のホールのそれぞれの内壁に筒状の第１磁性部材を形成し、
前記第１磁性部材の内側に非磁性絶縁体を埋め込み、
前記第１面側から前記非磁性絶縁体の一部をエッチバックし、
前記第１磁性部材の内側の前記非磁性絶縁体上に磁性材料を埋め込んで前記第１磁性部材の内側に第４部分を形成し、
前記第１面の上方に、前記第１磁性部材から離間して配置され、前記第１方向に交差する第２方向に延び、前記第１方向および前記第２方向に交差する第３方向に隣り合って配置された複数の第１配線を、前記第１方向から見た平面視において、隣り合う前記第１配線間に少なくとも１つの前記第１磁性部材が位置するように形成し、
隣り合う前記第１配線間に磁性材料を埋め込むことによって、隣り合う前記第１配線間に前記第２方向に延びた第２部分を形成し、
前記第２部分に電気的に接続された磁性材料の第１部分を、前記複数の第１配線の上方に形成することを具備する磁気メモリの製造方法。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、磁気メモリおよびその製造方法に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
磁性部材に電流を流すことにより磁性部材の磁壁を移動（シフト）させる磁気メモリが知られている。このような磁気メモリにおいて、磁性部材への情報の書き込みは、フィールドラインに電流を流し、この電流によってヨークに発生する磁場により行われる。しかし、従来のヨーク構造では、微細化が困難であった。
【先行技術文献】
【特許文献】
【０００３】
米国特許登録第１１１０１０１２号明細書
特開２０１９－０３３１２１号公報
特許登録第６８８６８８８号明細書
特開２０２１－１４１２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
微細化に優れたヨーク構造を有する磁気メモリおよびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による磁気メモリは、第１方向に沿って延び第１端部および第２端部を有する筒状の複数の第１磁性部材を備える。複数の第１配線は、第１磁性部材の第２端部側に該第１磁性部材から離間して配置され、第１方向に交差する第２方向に延び、第１方向および第２方向に交差する第３方向に隣り合って配置されている。第１方向から見た平面視において、隣り合う第１配線間に少なくとも１つの第１磁性部材が位置する。第２磁性部材の第１部分は、複数の第１配線の上方に設けられている。第２磁性部材の第２部分は、隣り合う第１配線間において第２方向に延びており、第１部分と電気的に接続されている。第２磁性部材の第３部分は、複数の第1配線の下方に設けられている。第２磁性部材の第４部分は、第１磁性部材の第２端部の内側に少なくとも一部が設けられ、第２部分と電気的に接続されている。第３配線は、第１磁性部材の第１端部側に設けられ、第３方向に沿って延びている。
【図面の簡単な説明】
【０００６】
第1実施形態による磁気メモリの概略平面図。
図１に示すＡ－Ａ線に沿った概略断面図。
磁性部材の構成例を示す断面図。
ヨークおよびその周辺の構成例を示す断面図。
ヨークおよびその周辺の他の構成例を示す断面図。
本実施形態に係る磁気メモリの構成例を示す概略平面図。
本実施形態に係る磁気メモリの構成例を示す概略断面図。
本実施形態に係る磁気メモリの構成例を示す概略断面図。
本実施形態に係る磁気メモリの構成例を示す概略断面図。
メモリ部の磁性部材に情報を書き込む場合を説明する図。
フィールドラインに書き込み電流を流して書き込みを行う場合を説明する模式図。
図１のＢ－Ｂ線に沿った断面図。
本実施形態に係る磁気メモリの製造方法の一例を示す平面図。
本実施形態に係る磁気メモリの製造方法の一例を示す断面図。
図１３Ａに続く、磁気メモリの製造方法の一例を示す平面図。
図１３Ｂに続く、磁気メモリの製造方法の一例を示す断面図。
図１４Ａに続く、磁気メモリの製造方法の一例を示す平面図。
図１４Ｂに続く、磁気メモリの製造方法の一例を示す断面図。
図１５Ａに続く、磁気メモリの製造方法の一例を示す平面図。
図１５Ｂに続く、磁気メモリの製造方法の一例を示す断面図。
図１６Ａに続く、磁気メモリの製造方法の一例を示す平面図。
図１６Ｂに続く、磁気メモリの製造方法の一例を示す断面図。
図１７Ａに続く、磁気メモリの製造方法の一例を示す平面図。
図１７Ｂに続く、磁気メモリの製造方法の一例を示す断面図。
図１８Ａに続く、磁気メモリの製造方法の一例を示す平面図。
図１８Ｂに続く、磁気メモリの製造方法の一例を示す断面図。
本実施形態に係る磁気メモリの完成構造の一例を示す断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものである。明細書と図面において、同一の要素には同一の符号を付す。
【０００８】
（第1実施形態）
図１は、第1実施形態による磁気メモリの概略平面図である。図２は、図１に示すＡ－Ａ線に沿った概略断面図である。第１実施形態の磁気メモリは、ｍ、ｎを自然数とするとき、ｍ行ｎ列に配置されたメモリ部１０
ｉｊ
（ｉ＝１，・・・ｍ、ｊ＝１，・・・，ｎ）を備えている。なお、図１では、３行５列に配列されたメモリ部１０
１１
～１０
３５
を示している。
【０００９】
第ｉ行のメモリ部１０
ｉ１
～１０
ｉｎ
は、ｘ方向に延びているビット線ＢＬ
ｉ
に沿って配置され、第１端部（図３の１１ａ）がビット線ＢＬ
ｉ
に電気的に接続される。本明細書では、「ＡとＢが電気的に接続される」とは、ＡとＢが直接接続されてもよいし、導電体を介して間接的に接続されてもよいことを意味する。第ｉ行において、奇数列のメモリ部１０
ｉ１
，１０
ｉ３
，・・・と、偶数列のメモリ部１０
ｉ２
，１０
ｉ４
，・・・は、紙面上で上下方向（ｙ方向）にずれて配置される。例えば、偶数列のメモリ部１０
ｉ２
は、奇数列のメモリ部１０
ｉ１
とメモリ部１０
ｉ３
との間に設けられ、かつ、－ｙ方向にずれて配置される。このような配置を用いたことにより、複数のメモリ部を稠密に配置することができ、集積化を行うことができる。
【００１０】
第ｊ列に配置されたメモリ部１０
１ｊ
、・・・１０
ｍｊ
のそれぞれに対して、２つのフィールドラインＦＬ
ｊ
，ＦＬ
ｊ＋１
（ｊ＝１，・・・，ｎ－１）が設けられている。ｚ方向から見た平面視において、メモリ部１０
１ｊ
～１０
ｍｊ
は、フィールドラインＦＬ
ｊ
とフィールドラインＦＬ
ｊ＋１
との間に対応して位置されている。フィールドラインＦＬ
ｊ＋１
は、ｚ方向から見た平面視において、第ｊ列のメモリ部１０
ｉｊ
のそれぞれの一部に重なるとともに第ｊ＋１列のメモリ部１０
ｉｊ＋１
のそれぞれの一部に重なるように配置されてもよい。図２に示すように、フィールドラインＦＬ
ｊ＋１
は、第ｊ列のメモリ部１０
ｉｊ
と第ｊ＋１列のメモリ部１０
ｉｊ＋１
との間の領域の上方（＋ｚ方向）に配置される。
（【００１１】以降は省略されています）

関連特許