特許ウォッチ

公開番号2024048871
公報種別公開特許公報(A)
公開日2024-04-09
出願番号2022155005
出願日2022-09-28
発明の名称出力電位切替回路
出願人株式会社デンソー
代理人個人,個人,個人,個人,個人
主分類H02M 7/483 20070101AFI20240402BHJP(電力の発電,変換,配電)
要約【課題】汎用半導体モジュールを用いてマルチレベルインバータに適用される出力電位切替回路を構成する。
【解決手段】出力電位切替回路(30)は、マルチレベルインバータに適用され、マルチレベルの電位を入力し、出力電位をマルチレベルの電位のいずれか1つに切り替える。出力電位切替回路は、第1ダイオード(42)が逆並列接続された第1スイッチング(41)素子と、第2ダイオード(44)が逆並列接続された第2スイッチング素子(43)と、第1スイッチング素子の正極端子が接続されたP端子と、第1スイッチング素子の負極端子及び第2スイッチング素子の正極端子が接続されたO端子と、第2スイッチング素子の負極端子が接続されたN端子とを備える半導体モジュール(40A、40B)、を複数備え、1つの半導体モジュール(40A)のP端子と、他の1つの半導体モジュール(40B)のO端子とが接続されている。
【選択図】図4
特許請求の範囲【請求項１】
マルチレベルインバータに適用され、マルチレベルの電位を入力し、出力電位を前記マルチレベルの電位のいずれか１つに切り替える出力電位切替回路（３０、３０Ａ）であって、
第１ダイオード（４２）が逆並列接続された第１スイッチング素子（４１）と、第２ダイオード（４４）が逆並列接続された第２スイッチング素子（４３）と、前記第１スイッチング素子の正極端子が接続されたＰ端子と、前記第１スイッチング素子の負極端子及び前記第２スイッチング素子の正極端子が接続されたＯ端子と、前記第２スイッチング素子の負極端子が接続されたＮ端子とを備える半導体モジュール（４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ）、を複数備え、
１つの前記半導体モジュール（４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ）の前記Ｐ端子と、他の１つの前記半導体モジュール（４０Ｂ、４０Ｃ、４０Ｄ）の前記Ｏ端子とがそれぞれ接続されている、出力電位切替回路。
続きを表示（約 2,200 文字）【請求項２】
前記半導体モジュールは、板状に形成され、前記半導体モジュールの所定方向の端部（４９ａ）に前記Ｐ端子、前記Ｎ端子、及び前記Ｏ端子がこの順で並んで配置され、
前記１つの前記半導体モジュールの前記Ｐ端子が、前記他の１つの前記半導体モジュールの前記Ｏ端子に対向するように、前記１つの前記半導体モジュールと前記他の１つの前記半導体モジュールとが表裏逆向きで板厚方向に重ねて配置されている、請求項１に記載の出力電位切替回路。
【請求項３】
前記半導体モジュールは、板状に形成され、前記半導体モジュールの所定方向の端部に前記Ｐ端子、前記Ｎ端子、及び前記Ｏ端子がこの順で並んで配置され、
前記１つの前記半導体モジュールの前記Ｐ端子が、前記他の１つの前記半導体モジュールの前記Ｏ端子に対向するように、前記１つの前記半導体モジュールと前記他の１つの前記半導体モジュールとが表裏同じ向きで板厚方向に並べて配置されている、請求項１に記載の出力電位切替回路。
【請求項４】
前記半導体モジュールは、板状に形成され、前記半導体モジュールの所定方向の端部に前記Ｐ端子、前記Ｎ端子、及び前記Ｏ端子がこの順で並んで配置され、
前記１つの前記半導体モジュールの前記Ｐ端子と、前記他の１つの前記半導体モジュールの前記Ｏ端子とが隣り合うように、前記１つの前記半導体モジュールと前記他の１つの前記半導体モジュールとが表裏同じ向きで、前記Ｐ端子、前記Ｎ端子、及び前記Ｏ端子の並び方向に並べて配置されている、請求項１に記載の出力電位切替回路。
【請求項５】
前記半導体モジュールは、板状に形成され、前記半導体モジュールの所定方向の端部に前記Ｐ端子、前記Ｏ端子、及び前記Ｎ端子がこの順で並んで配置され、
前記１つの前記半導体モジュールの前記Ｐ端子が、前記他の１つの前記半導体モジュールの前記Ｏ端子に対向するように、前記１つの前記半導体モジュールと前記他の１つの前記半導体モジュールとが表裏同じ向き又は表裏逆向きで板厚方向に並べて配置されている、請求項１に記載の出力電位切替回路。
【請求項６】
前記Ｎ端子に前記マルチレベルの電位のうち最も低い電位が入力される前記半導体モジュール（４０Ａ）の前記Ｏ端子が回転電機（１２）の１つの相コイルに接続され、前記マルチレベルの電位のうち前記１つの前記半導体モジュール（４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ）の前記Ｎ端子に入力される電位よりも高い電位が、前記他の１つの前記半導体モジュール（４０Ｂ、４０Ｃ、４０Ｄ）の前記Ｎ端子にそれぞれ入力される、請求項１～５のいずれか１項に記載の出力電位切替回路。
【請求項７】
マルチレベルインバータに適用され、マルチレベルの電位を入力し、出力電位を前記マルチレベルの電位のいずれか１つに切り替える出力電位切替回路（５０、５０Ａ）であって、
第１ダイオード（４２）が逆並列接続された第１スイッチング素子（４１）と、第２ダイオード（４４）が逆並列接続された第２スイッチング素子（４３）と、前記第１スイッチング素子の正極端子が接続されたＰ端子と、前記第１スイッチング素子の負極端子及び前記第２スイッチング素子の正極端子が接続されたＯ端子と、前記第２スイッチング素子の負極端子が接続されたＮ端子とを備える半導体モジュール（４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ）、を複数備え、
１つの前記半導体モジュール（４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ）の前記Ｎ端子と、他の１つの前記半導体モジュール（４０Ｂ、４０Ｃ、４０Ｄ）の前記Ｏ端子とがそれぞれ接続されている、出力電位切替回路。
【請求項８】
前記半導体モジュールは、板状に形成され、前記半導体モジュールの所定方向の端部（４９ａ）に前記Ｎ端子、前記Ｐ端子、及び前記Ｏ端子がこの順で並んで配置され、
前記１つの前記半導体モジュールの前記Ｎ端子が、前記他の１つの前記半導体モジュールの前記Ｏ端子に対向するように、前記１つの前記半導体モジュールと前記他の１つの前記半導体モジュールとが表裏逆向きで板厚方向に重ねて配置されている、請求項７に記載の出力電位切替回路。
【請求項９】
前記半導体モジュールは、板状に形成され、前記半導体モジュールの所定方向の端部に前記Ｎ端子、前記Ｐ端子、及び前記Ｏ端子がこの順で並んで配置され、
前記１つの前記半導体モジュールの前記Ｎ端子が、前記他の１つの前記半導体モジュールの前記Ｏ端子に対向するように、前記１つの前記半導体モジュールと前記他の１つの前記半導体モジュールとが表裏同じ向きで板厚方向に並べて配置されている、請求項７に記載の出力電位切替回路。
【請求項１０】
前記半導体モジュールは、板状に形成され、前記半導体モジュールの所定方向の端部に前記Ｎ端子、前記Ｐ端子、及び前記Ｏ端子がこの順で並んで配置され、
前記１つの前記半導体モジュールの前記Ｎ端子と、前記他の１つの前記半導体モジュールの前記Ｏ端子とが隣り合うように、前記１つの前記半導体モジュールと前記他の１つの前記半導体モジュールとが表裏同じ向きで、前記Ｎ端子、前記Ｐ端子、及び前記Ｏ端子の並び方向に並べて配置されている、請求項７に記載の出力電位切替回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、マルチレベルインバータに適用される出力電位切替回路に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、３レベルインバータに適用される半導体モジュールにおいて、直流電源のＰＮ間に接続されるＩＧＢＴの直列接続回路と、この直列接続回路の直列接続点と直流電源の中性点との間に接続する交流スイッチ素子とを、１つのパッケージに内蔵したものがある（特許文献１参照）。こうした構成によれば、配線インダクタンスの低減と装置の低価格化を実現することができるとしている。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－１９３７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載の半導体モジュール（出力電位切替回路）を生産するためには、専用の半導体モジュールを開発し、新たな生産ラインを立ち上げる必要がある。このため、半導体モジュールを生産するための総コストが高くなるおそれがある。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その主たる目的は、汎用半導体モジュールを用いてマルチレベルインバータに適用される出力電位切替回路を構成することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するための第１の手段は、
マルチレベルインバータに適用され、マルチレベルの電位を入力し、出力電位を前記マルチレベルの電位のいずれか１つに切り替える出力電位切替回路（３０、３０Ａ）であって、
第１ダイオード（４２）が逆並列接続された第１スイッチング素子（４１）と、第２ダイオード（４４）が逆並列接続された第２スイッチング素子（４３）と、前記第１スイッチング素子の正極端子が接続されたＰ端子と、前記第１スイッチング素子の負極端子及び前記第２スイッチング素子の正極端子が接続されたＯ端子と、前記第２スイッチング素子の負極端子が接続されたＮ端子とを備える半導体モジュール（４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ）、を複数備え、
１つの前記半導体モジュール（４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ）の前記Ｐ端子と、他の１つの前記半導体モジュール（４０Ｂ、４０Ｃ、４０Ｄ）の前記Ｏ端子とがそれぞれ接続されている。
【０００７】
上記構成によれば、出力電位切替回路は、マルチレベルインバータに適用され、マルチレベルの電位を入力し、出力電位を前記マルチレベルの電位のいずれか１つに切り替える。
【０００８】
ここで、出力電位切替回路は、第１ダイオードが逆並列接続された第１スイッチング素子と、第２ダイオードが逆並列接続された第２スイッチング素子と、前記第１スイッチング素子の正極端子が接続されたＰ端子と、前記第１スイッチング素子の負極端子及び前記第２スイッチング素子の正極端子が接続されたＯ端子と、前記第２スイッチング素子の負極端子が接続されたＮ端子とを備える半導体モジュール（以下、「汎用半導体モジュール」という）、を複数備えている。汎用半導体モジュールは、３相の２レベルインバータ等に汎用され、１相分の回路を構成する半導体モジュールである。
【０００９】
そして、１つの前記半導体モジュール（以下、「第１半導体モジュール」という）の前記Ｐ端子と、他の１つの前記半導体モジュール（以下、「第２半導体モジュール」という）の前記Ｏ端子とがそれぞれ接続されている。このため、例えば出力電位切替回路が第１半導体モジュール及び第２半導体モジュールのみで構成されている場合、第２半導体モジュールのＰ端子に正極電位を入力し、第２半導体モジュールのＮ端子に中性点電位を入力し、第１半導体モジュールのＮ端子に負極電位を入力し、第１，第２半導体モジュールのスイッチング素子を操作することにより、第１半導体モジュールのＯ端子から出力される出力電位を正極電位、中性点電位、及び負極電位のいずれか１つに切り替えることができる。したがって、汎用半導体モジュールを用いてマルチレベルインバータに適用される出力電位切替回路を構成することができる。
【００１０】
なお、第２半導体モジュール（１つの前記半導体モジュール）のＰ端子に他の１つの前記半導体モジュール（以下、「第３半導体モジュール」という）の前記Ｏ端子が接続されている場合は、第３半導体モジュールのＰ端子に正極電位を入力し、第３半導体モジュールのＮ端子に第１中間電位を入力し、第２半導体モジュールのＮ端子に第２中間電位を入力し、第１半導体モジュールのＮ端子に負極電位を入力することにより、４レベルインバータに適用される出力電位切替回路を構成することができる。同様にして、さらに汎用半導体モジュールを追加することにより、５レベル以上のインバータに適用される出力電位切替回路も構成することができる。
（【００１１】以降は省略されています）

関連特許