特許ウォッチ

公開番号2024043965
公報種別公開特許公報(A)
公開日2024-04-02
出願番号2022149230
出願日2022-09-20
発明の名称半導体装置
出願人キオクシア株式会社
代理人弁理士法人スズエ国際特許事務所
主分類H10B 12/00 20230101AFI20240326BHJP()
要約【課題】優れた縦型トランジスタを含む半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、第1の層L1に設けられ、第1の方向に延伸する第1の配線51と、第1の層の上層側に位置する第2の層L2に設けられ、第1の方向に延伸する第2の配線52と、第2の配線は貫通せずに、第1の配線を貫通して第1の方向と交差する第2の方向に延伸する第1の半導体層31aと、第1の配線は貫通せずに、第2の配線を貫通して第2の方向に延伸する第2の半導体層31bと、第1の配線と第1の半導体層との間に設けられた第1の絶縁層32aと、第2の配線と第2の半導体層との間に設けられた第2の絶縁層32bと、第1の半導体層の第1の端部に電気的に接続された第1のキャパシタ40aと、第2の半導体層の第1の端部に電気的に接続された第2のキャパシタ40bとを備える。
【選択図】図2
特許請求の範囲【請求項１】
第１の層に設けられ、第１の方向に延伸する第１の配線と、
前記第１の層の上層側に位置する第２の層に設けられ、前記第１の方向に延伸する第２の配線と、
前記第２の配線は貫通せずに、前記第１の配線を貫通して前記第１の方向と交差する第２の方向に延伸する第１の半導体層と、
前記第１の配線は貫通せずに、前記第２の配線を貫通して前記第２の方向に延伸する第２の半導体層と、
前記第１の配線と前記第１の半導体層との間に設けられた第１の絶縁層と、
前記第２の配線と前記第２の半導体層との間に設けられた第２の絶縁層と、
前記第１の半導体層の第１の端部に電気的に接続された第１のキャパシタと、
前記第２の半導体層の第１の端部に電気的に接続された第２のキャパシタと、
を備える半導体装置。
続きを表示（約 1,600 文字）【請求項２】
第１の方向に延伸する第１の配線と、
前記第１の配線を貫通して前記第１の方向と交差する第２の方向に延伸する第１の半導体層と、
前記第１の配線を貫通して前記第２の方向に延伸する第２の半導体層と、
前記第１の配線と前記第１の半導体層との間に設けられた第１の絶縁層と、
前記第１の配線と前記第２の半導体層との間に設けられた第２の絶縁層と、
前記第１の半導体層の第１の端部に電気的に接続された第１のキャパシタと、
前記第２の半導体層の第１の端部に電気的に接続された第２のキャパシタと、
を備え、
前記第１の方向から見て、前記第１の半導体層と前記第２の半導体層とは前記第１及び第２の方向と交差する第３の方向で互いにずれている
半導体装置。
【請求項３】
第１の層に設けられ、第１の方向に延伸する第１の配線と、
前記第１の層に設けられ、前記第１の方向に延伸する第２の配線と、
前記第１の層の上層側に位置する第２の層に設けられ、前記第１の方向に延伸する第３の配線と、
前記第２の配線を貫通せずに、前記第１の配線及び前記第３の配線を貫通して前記第１の方向と交差する第２の方向に延伸する第１の半導体層と、
前記第１の配線を貫通せずに、前記第２の配線及び前記第３の配線を貫通して前記第２の方向に延伸する第２の半導体層と、
前記第１の配線と前記第１の半導体層との間に設けられた第１の絶縁層と、
前記第３の配線と前記第１の半導体層との間に設けられた第２の絶縁層と、
前記第２の配線と前記第２の半導体層との間に設けられた第３の絶縁層と、
前記第３の配線と前記第２の半導体層との間に設けられた第４の絶縁層と、
前記第１の半導体層の第１の端部に電気的に接続された第１のキャパシタと、
前記第２の半導体層の第１の端部に電気的に接続された第２のキャパシタと、
を備える半導体装置。
【請求項４】
前記第１及び第２の方向と交差する第３の方向から見て、前記第１の半導体層と前記第２の半導体層とは前記第１の方向で互いにずれている
請求項１又は３に記載の半導体装置。
【請求項５】
前記第３の方向から見て、前記第１の半導体層と前記第２の半導体層とは前記第１の方向で互いにずれている
請求項２に記載の半導体装置。
【請求項６】
前記第１の半導体層の第２の端部及び前記第２の半導体層の第２の端部に電気的に接続され、前記第１及び第２の方向と交差する第３の方向に延伸する第３の配線
をさらに備える請求項１又は３に記載の半導体装置。
【請求項７】
前記第１の半導体層の第２の端部に電気的に接続され、前記第１及び第２の方向と交差する第３の方向に延伸する第３の配線と、
前記第２の半導体層の第２の端部に電気的に接続され、前記第３の方向に延伸する第４の配線と、
をさらに備える請求項１又は３に記載の半導体装置。
【請求項８】
前記第１の半導体層の第２の端部に電気的に接続され、前記第３の方向に延伸する第２の配線と、
前記第２の半導体層の第２の端部に電気的に接続され、前記第３の方向に延伸する第３の配線と、
をさらに備える請求項２に記載の半導体装置。
【請求項９】
前記第１の半導体層及び前記第２の半導体層は、酸化物半導体を含む
請求項１、２又は３のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１の方向から見て、前記第１の配線の上部コーナーは鈍角であり、前記第２の配線の下部コーナーは鈍角である
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
半導体基板上に縦型トランジスタが集積化された半導体装置が提案されている。縦型トランジスタは、半導体基板の主面に対して交差する方向に延伸する半導体ピラーをチャネルとし、その周囲を囲むゲート電極を例えば基板表面に沿う方向に延伸する配線にて形成するトランジスタである。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１５５４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
優れた縦型トランジスタを含む半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１の層に設けられ、第１の方向に延伸する第１の配線と、前記第１の層の上層側に位置する第２の層に設けられ、前記第１の方向に延伸する第２の配線と、前記第２の配線は貫通せずに、前記第１の配線を貫通して前記第１の方向と交差する第２の方向に延伸する第１の半導体層と、前記第１の配線は貫通せずに、前記第２の配線を貫通して前記第２の方向に延伸する第２の半導体層と、前記第１の配線と前記第１の半導体層との間に設けられた第１の絶縁層と、前記第２の配線と前記第２の半導体層との間に設けられた第２の絶縁層と、前記第１の半導体層の第１の端部に電気的に接続された第１のキャパシタと、前記第２の半導体層の第１の端部に電気的に接続された第２のキャパシタと、を備える。
【図面の簡単な説明】
【０００６】
実施形態に係る半導体装置の基本的構成（一般的構成）を模式的に示した断面図である。
第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。
第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。
第１の実施形態の第１の変形例に係る半導体装置の構成を模式的に示した断面図である。
第１の実施形態の第２の変形例に係る半導体装置の構成を模式的に示した断面図である。
第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。
第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。
第２の実施形態の変形例に係る半導体装置の構成を模式的に示した断面図である。
第３の実施形態に係る半導体装置の構成を模式的に示した断面図である。
第３の実施形態に係る半導体装置の構成を模式的に示した断面図である。
第３の実施形態の第１の変形例に係る半導体装置の構成を模式的に示した断面図である。
第３の実施形態の第２の変形例に係る半導体装置の構成を模式的に示した垂直な断面図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した図である。
第４の実施形態に係る半導体装置の製造方法の一部を変更したときの製造方法を模式的に示した断面図である。
第４の実施形態に係る半導体装置の製造方法の一部を変更したときの製造方法を模式的に示した断面図である。
第４の実施形態に係る半導体装置の製造方法の一部を変更したときの製造方法を模式的に示した断面図である。
第４の実施形態に係る半導体装置の製造方法の一部を変更したときの製造方法を模式的に示した断面図である。
第４の実施形態に係る半導体装置の製造方法の一部を変更したときの製造方法を模式的に示した断面図である。
第４の実施形態に係る半導体装置の製造方法の一部を変更したときの製造方法を模式的に示した断面図である。
第４の実施形態に係る半導体装置の構成を模式的に示した断面図である。
第４の実施形態に係る半導体装置の変形例の構成を模式的に示した断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態を説明する。
【０００８】
（基本的構成）
まず、実施形態に係る半導体装置の基本的構成（一般的構成）について説明する。
【０００９】
図１は、実施形態に係る半導体装置の基本的構成（一般的構成）を模式的に示した断面図である。図１に示した半導体装置は、ＤＲＡＭ（dynamic random access memory）として機能する。なお、図１に示したＸ方向、Ｙ方向及びＺ方向は、互いに交差する方向である。具体的には、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交している。他の図についても同様である。
【００１０】
図１の半導体装置は、半導体基板１０、周辺回路トランジスタ２０、縦型トランジスタ３０、キャパシタ４０、ワード線５０、ビット線６０、電極７１、７２及び７３、プラグ８０並びに層間絶縁層９１、９２、９３及び９４を含んでいる。
（【００１１】以降は省略されています）

関連特許