特許ウォッチ

公開番号2025181061
公報種別公開特許公報(A)
公開日2025-12-11
出願番号2024088810
出願日2024-05-31
発明の名称画像形成装置
出願人ブラザー工業株式会社
代理人弁理士法人ネクスト
主分類B41J 2/47 20060101AFI20251204BHJP(印刷;線画機;タイプライター;スタンプ)
要約【課題】コントローラとLD基板とを接続する配線を減らすことができる画像形成装置を提供すること。
【解決手段】ASIC72の複数の端子は、LDドライバ79の複数の端子と、ハーネス73を介してそれぞれ接続されている。LD基板75は、ASIC72のコントローラ端子101とハーネス73に含まれる第1配線105を介して接続される共通端子107と、LDドライバ79のLDドライバ端子111と共通端子107とを接続するLD配線109と、LD基板75に実装された不揮発性メモリ82の書き込み禁止端子115と共通端子107とを接続するメモリ配線117と、が実装されている。ASIC72は、第1配線105を介してLDドライバ79へイネーブル信号ENABLEを出力し、ライトプロテクト信号WPを不揮発性メモリ82へ出力する。
【選択図】図3
特許請求の範囲【請求項１】
半導体レーザと、前記半導体レーザからの光を偏向するポリゴンミラーと、メモリが実装可能であり、複数の端子を有し前記半導体レーザの発光量を制御するＬＤドライバが実装されるＬＤ基板と、を有するレーザユニットと、
前記ポリゴンミラーにより偏向された光により露光される感光体ドラムと、
コントローラ端子を含む複数の端子を有し前記レーザユニットを制御するコントローラが実装され、前記ＬＤ基板とハーネスを介して接続されているメイン基板と、
を備え、
前記コントローラの複数の端子は、前記ＬＤドライバの複数の端子と対応する前記ハーネスに含まれる複数の配線によって、それぞれ接続されており、
前記ＬＤ基板は、
前記コントローラ端子と前記複数の配線の１つである第１配線を介して接続される共通端子と、前記ＬＤドライバのＬＤドライバ端子と前記共通端子とを接続するＬＤ配線と、前記ＬＤ基板に前記メモリが実装された場合に前記メモリと前記共通端子とを接続するメモリ配線と、が実装されている、
画像形成装置。
続きを表示（約 2,600 文字）【請求項２】
半導体レーザと、前記半導体レーザからの光を偏向するポリゴンミラーと、メモリが実装可能であり前記半導体レーザの発光量を制御するＬＤドライバが実装されるＬＤ基板と、前記ポリゴンミラーを回転させるポリゴンモータ、及び、モータドライバ制御端子を含む複数の端子を有し前記ポリゴンモータを回転駆動するモータドライバが実装されるポリゴンモータ基板と、を有するレーザユニットと、
前記ポリゴンミラーにより偏向された光により露光される感光体ドラムと、
コントローラ端子を含む複数の端子を有し前記レーザユニットを制御するコントローラが実装され、前記ポリゴンモータ基板とハーネスを介して接続されているメイン基板と、を備え、
前記コントローラの複数の端子は、前記モータドライバの複数の端子と対応する前記ハーネスに含まれる複数の配線によって、それぞれ接続されており、
前記レーザユニットは、
前記コントローラ端子と前記複数の配線の１つである第１配線を介して接続される共通端子が実装され、
前記ポリゴンモータ基板は、
前記モータドライバ制御端子と前記共通端子とを接続するモータドライバ配線が実装され、
前記ＬＤ基板は、
前記ＬＤ基板に前記メモリが実装された場合にメモリと前記共通端子とを接続するメモリ配線が実装されている、
画像形成装置。
【請求項３】
前記コントローラは、
前記レーザユニットの前記半導体レーザを発光させないタイミングにおいて、前記コントローラ端子から前記共通端子に向けて制御信号を送信する、
請求項１又は請求項２に記載の画像形成装置。
【請求項４】
前記メモリは、
クロック信号が入力されるクロック信号入力端子と、
データ信号が入出力されるデータ信号入出力端子と、
前記メモリへの書き込みを禁止する書き込み禁止端子と、
を有し、
前記ＬＤドライバ端子は、前記ＬＤドライバが駆動する状態と、前記ＬＤドライバが停止する状態とに切り替わる制御信号が前記コントローラから入力可能であるＥＮＡＢＬＥ端子であって、
前記共通端子は、
前記ＬＤ配線によって前記ＥＮＡＢＬＥ端子に接続されるとともに、前記メモリ配線によって前記書き込み禁止端子と接続されている、
請求項１に記載の画像形成装置。
【請求項５】
前記ＬＤ基板は、複数の色ごとに対応する前記ＬＤドライバがそれぞれ実装され、
前記共通端子は、複数の前記ＬＤドライバのＥＮＡＢＬＥ端子とそれぞれ接続され、前記書き込み禁止端子と前記メモリ配線によって接続されている、
請求項４に記載の画像形成装置。
【請求項６】
前記レーザユニットは、
前記ポリゴンミラーを回転させるポリゴンモータと、
モータドライバ制御端子を含む複数の端子を有し前記ポリゴンモータを回転駆動するモータドライバと、
を更に備え、
前記レーザユニットは、
前記コントローラ端子であるポリゴンモータ制御端子と前記複数の配線の１つである第２配線を介して接続される第２共通端子と、前記モータドライバ制御端子と前記第２共通端子とを接続するモータドライバ配線と、前記ＬＤ基板に前記メモリが実装された場合に前記メモリと前記第２共通端子とを接続する第２メモリ配線と、
が実装されている、
請求項１に記載の画像形成装置。
【請求項７】
前記コントローラは、
前記レーザユニットの前記半導体レーザを発光させないタイミングにおいて、前記コントローラ端子から前記メモリに向けて制御信号を送信する、
請求項６に記載の画像形成装置。
【請求項８】
前記メモリは、
クロック信号が入力されるクロック信号入力端子と、
データ信号が入出力されるデータ信号入出力端子と、
前記メモリへの書き込みを禁止する書き込み禁止端子と、
を有し、
前記モータドライバは、
前記モータドライバが駆動する状態と、駆動が停止する状態とに切り替わるＯＮ信号が入力されるＯＮ信号端子と、
モータクロック信号が入力されるモータクロック信号端子と、
前記ポリゴンモータが所定回転まで回転したか否かを示すＬＯＣＫｎ信号を出力するＬＯＣＫｎ信号端子と、
を有し、
前記レーザユニットは、
２つの前記第２共通端子を有し、
第１の前記第２共通端子は、
前記モータドライバ配線によって前記ＯＮ信号端子に接続されるとともに、前記第２メモリ配線によって前記データ信号入出力端子に接続され、
第２の前記第２共通端子は、
前記モータドライバ配線によって前記ＬＯＣＫｎ信号端子に接続されるとともに、前
記第２メモリ配線によって前記クロック信号入力端子に接続されている、
請求項６に記載の画像形成装置。
【請求項９】
前記メイン基板は、
画像形成の補正データを記憶可能な本体メモリを有し、
前記画像形成装置は、
前記レーザユニットとして、前記メモリが前記ＬＤ基板に実装されていない前記レーザユニットを装着可能であり、
前記コントローラは、
装着された前記レーザユニットの前記ＬＤ基板に前記メモリが実装されている場合、前記メモリから、前記共通端子及び前記第１配線を介して前記補正データを読み出して制御に使用し、
装着された前記レーザユニットの前記ＬＤ基板に前記メモリが実装されていない場合、前記本体メモリから前記補正データを読み出して制御に使用する、請求項１に記載の画像形成装置。
【請求項１０】
前記コントローラは、
前記補正データの読み出しを開始する際に、前記レーザユニットの前記メモリへのアクセスを試み、前記メモリへのアクセスに成功した場合には、前記メモリから前記補正データを読み出して制御に使用し、
前記メモリへのアクセスに失敗した場合には、前記本体メモリから前記補正データを読み出して制御に使用する、請求項９に記載の画像形成装置。

発明の詳細な説明【技術分野】
【０００１】
本願は、半導体レーザの発光量を制御するＬＤドライバとメモリとを有するレーザユニットとレーザユニットを制御するコントローラを備えた画像形成装置に関するものである。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
従来、半導体レーザと、半導体レーザからの光を偏向するポリゴンミラーと、半導体レーザの発光量を制御するＬＤドライバ及びメモリが実装されるＬＤ基板と、からなるレーザユニットと、レーザユニットを制御するコントローラを備えた画像形成装置がある。
特許文献１には、光学走査装置（レーザユニットに相当）がＥＥＰＲＯＭを有し、ＥＥＰＲＯＭ制御部がＥＥＰＲＯＭへの読み書きを制御する画像形成装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１０－３９４１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
レーザユニットを制御するコントローラは、ＬＤ基板に実装されたＬＤドライバ及びメモリを制御するため、複数の配線を含むハーネスによってＬＤ基板と接続される。ＬＤドライバ及びメモリは、それぞれコントローラと複数の配線によって接続されるため、コントローラとＬＤ基板とを接続する配線が多くなることが問題であった。
【０００５】
本願は、上記の課題に鑑み提案されたものであって、コントローラとＬＤ基板とを接続する配線を減らすことができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本願の画像形成装置は、半導体レーザと、前記半導体レーザからの光を偏向するポリゴンミラーと、メモリが実装可能であり、複数の端子を有し前記半導体レーザの発光量を制御するＬＤドライバが実装されるＬＤ基板と、を有するレーザユニットと、前記ポリゴンミラーにより偏向された光により露光される感光体ドラムと、コントローラ端子を含む複数の端子を有し前記レーザユニットを制御するコントローラが実装され、前記ＬＤ基板とハーネスを介して接続されているメイン基板と、を備え、前記コントローラの複数の端子は、前記ＬＤドライバの複数の端子と対応する前記ハーネスに含まれる複数の配線によって、それぞれ接続されており、前記ＬＤ基板は、前記コントローラ端子と前記複数の配線の１つである第１配線を介して接続される共通端子と、前記ＬＤドライバのＬＤドライバ端子と前記共通端子とを接続するＬＤ配線と、前記ＬＤ基板に前記メモリが実装された場合に前記メモリと前記共通端子とを接続するメモリ配線と、が実装されている。
【０００７】
これによれば、コントローラは、コントローラ端子とＬＤ基板に実装された共通端子との間で制御信号を入出力することができる。ＬＤ基板に実装された共通端子は、ＬＤ配線によってＬＤドライバのＬＤドライバ端子と、メモリ配線によってメモリと、それぞれ接続されている。ＬＤドライバのＬＤドライバ端子とメモリとをコントローラの２つの端子にそれぞれ配線する場合に比べて、共通端子をＬＤ基板に実装することで、コントローラとＬＤ基板との間の配線を共通にすることができ、配線数やコントローラの端子数を削減することができる。
【０００８】
また、上記目的を達成するため、本願の画像形成装置は、半導体レーザと、前記半導体レーザからの光を偏向するポリゴンミラーと、メモリが実装可能であり前記半導体レーザの発光量を制御するＬＤドライバが実装されるＬＤ基板と、前記ポリゴンミラーを回転させるポリゴンモータ、及び、モータドライバ制御端子を含む複数の端子を有し前記ポリゴンモータを回転駆動するモータドライバが実装されるポリゴンモータ基板と、を有するレーザユニットと、前記ポリゴンミラーにより偏向された光により露光される感光体ドラムと、コントローラ端子を含む複数の端子を有し前記レーザユニットを制御するコントローラが実装され、前記ポリゴンモータ基板とハーネスを介して接続されているメイン基板と、を備え、前記コントローラの複数の端子は、前記モータドライバの複数の端子と対応する前記ハーネスに含まれる複数の配線によって、それぞれ接続されており、前記レーザユニットは、前記コントローラ端子と前記複数の配線の１つである第１配線を介して接続される共通端子が実装され、前記ポリゴンモータ基板は、前記モータドライバ制御端子と前記共通端子とを接続するモータドライバ配線が実装され、前記ＬＤ基板は、前記ＬＤ基板に前記メモリが実装された場合にメモリと前記共通端子とを接続するメモリ配線が実装されている。
【０００９】
これによれば、コントローラは、コントローラ端子とポリゴンモータ基板に実装された共通端子との間で制御信号を入出力することができる。レーザユニットに実装された共通端子は、モータドライバ配線によってモータドライバのモータドライバ制御端子と、メモリ配線によってメモリと、それぞれ接続されている。モータドライバのモータドライバ制御端子とメモリとをコントローラの２つの端子にそれぞれ配線する場合に比べて、共通端子をレーザユニットに実装することで、コントローラとＬＤ基板等との間の配線を共通にすることができ、配線数やコントローラの端子数を削減することができる。
【００１０】
また、前記コントローラは、前記レーザユニットの前記半導体レーザを発光させないタイミングにおいて、前記コントローラ端子から前記共通端子に向けて制御信号を送信する、構成としても良い。
（【００１１】以降は省略されています）

関連特許