特許ウォッチ

公開番号2025178843
公報種別公開特許公報(A)
公開日2025-12-09
出願番号2024085679
出願日2024-05-27
発明の名称制御装置,制御方法及び分散処理システム
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G06F 9/50 20060101AFI20251202BHJP(計算;計数)
要約【課題】プログラマブルロジック回路の処理効率を向上させる制御装置,制御方法及び分散処理システムを提供する。
【解決手段】システム1において、最適化装置4は、プログラマブルロジック回路7が備える書き換え可能な回路領域70に設定され、回路デザインの合成が完了済み且つ配置配線が決定済みである第1テンプレートを、回路領域70に書き込むことにより実現される第1回路ロジックによって実行される第1処理に関する情報が所定の条件を満たす場合、第1処理に関連する第2処理を実行する第2回路ロジックの第2テンプレートを記憶領域から読み出し、読み出した第2テンプレートを回路領域70に書き込むことで、第2処理を実行する第2回路ロジックを回路領域70に設定する、制御部を備える。
【選択図】図5
特許請求の範囲【請求項１】
プログラマブルロジック回路が備える書き換え可能な回路領域に設定された第１回路ロジックであって、回路デザインの合成が完了済み且つ配置配線が決定済みである第１テンプレートを前記回路領域に書き込むことにより実現される前記第１回路ロジックによって実行される第１処理に関する情報が所定の条件を満たす場合、前記第１処理に関連する第２処理を実行する第２回路ロジックの第２テンプレートを記憶領域から読み出し、
読み出した前記第２テンプレートを前記回路領域に書き込むことで、前記第２処理を実行する前記第２回路ロジックを前記回路領域に設定する、
制御部を備える、制御装置。
続きを表示（約 1,500 文字）【請求項２】
前記第１処理に関する情報は、前記第１処理の結果を機械学習モデルに入力して得られる結果の良否を示す指標を含み、
前記制御部は、前記読み出す処理において、前記所定の条件のうち、前記指標が第１所定値未満であるという第１条件を満たす場合、前記第１処理に含まれる複数の処理要素のうちの、１以上の処理要素の削除、１以上の処理要素の置換、及び１以上の処理要素の追加、のうちの少なくとも１つが適用された複数の処理要素を含む前記第２処理を実行する前記第２回路ロジックの前記第２テンプレートを、前記記憶領域から読み出す、
請求項１に記載の制御装置。
【請求項３】
前記第１処理に関する情報は、前記第１処理を実行する前記第１回路ロジックの負荷に関する情報を含み、
前記制御部は、前記読み出す処理において、前記所定の条件のうち、前記負荷に関する情報が第２所定値以上であるという第２条件を満たす場合、前記第１回路ロジックのサイズよりもサイズの大きい前記第２回路ロジックの前記第２テンプレートを、前記記憶領域から読み出す、
請求項１又は請求項２に記載の制御装置。
【請求項４】
前記制御部は、複数の前記制御装置間で共用される共有記憶領域から、前記所定の条件を継続して満たしている期間に前記回路領域に書き込まれていない選択可能なテンプレートを前記記憶領域に記憶させる、
請求項１又は請求項２に記載の制御装置。
【請求項５】
前記制御部は、前記記憶領域の使用量に応じて、前記記憶領域に格納される複数のテンプレートのうち、未使用期間に基づき選択した第３テンプレートを、前記共有記憶領域に移動させる、
請求項４に記載の制御装置。
【請求項６】
前記制御部は、前記記憶領域に格納される１以上のテンプレートに基づき、前記所定の条件を継続して満たしている期間に前記回路領域に書き込まれていない選択可能なテンプレートを作成する、
請求項１又は請求項２に記載の制御装置。
【請求項７】
プログラマブルロジック回路が備える書き換え可能な回路領域に設定された第１回路ロジックであって、回路デザインの合成が完了済み且つ配置配線が決定済みである第１テンプレートを前記回路領域に書き込むことにより実現される前記第１回路ロジックによって実行される第１処理に関する情報が所定の条件を満たす場合、前記第１処理に関連する第２処理を実行する第２回路ロジックの第２テンプレートを記憶領域から読み出し、
読み出した前記第２テンプレートを前記回路領域に書き込むことで、前記第２処理を実行する前記第２回路ロジックを前記回路領域に設定する、
処理をコンピュータが実行する、制御方法。
【請求項８】
プログラマブルロジック回路と、
制御装置と、を備え、
前記制御装置は、
前記プログラマブルロジック回路が備える書き換え可能な回路領域に設定された第１回路ロジックであって、回路デザインの合成が完了済み且つ配置配線が決定済みである第１テンプレートを前記回路領域に書き込むことにより実現される前記第１回路ロジックによって実行される第１処理に関する情報が所定の条件を満たす場合、前記第１処理に関連する第２処理を実行する第２回路ロジックの第２テンプレートを記憶領域から読み出し、
読み出した前記第２テンプレートを前記回路領域に書き込むことで、前記第２処理を実行する前記第２回路ロジックを前記回路領域に設定する、制御部を備える、
分散処理システム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、制御装置，制御方法及び分散処理システムに関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
近年、ＣＰＵ（Central Processing Unit）等の半導体の性能向上が鈍化しており、半導体の高性能化によるコンピュータの性能向上は限界に近付いている。
【０００３】
一方、ＡＩ（Artificial Intelligence）技術やＩｏＴ（Internet of Things）等の発展により処理対象のデータ数が増加しており、コンピュータが実行するアプリケーションには、これまで以上の処理速度及び処理量でタスクを実行することが期待される。
【０００４】
アプリケーションの高速化を図る手法の１つとして、ドメイン指向型のアーキテクチャを利用したシステム（以下、「ドメイン指向型システム」と表記する）が挙げられる。ドメイン指向型のアーキテクチャは、適用するアプリケーション領域を絞り、その領域の特性に合わせてハードウェア及びソフトウェアを最適化することで、サーバの性能及び運用性を向上させるアプローチである。
【０００５】
ドメイン指向型システムでは、特定の分野における特定の計算に特化したアクセラレータと呼ばれるＡＳＩＣ（Application Specific Integrated Circuit）が利用される。ＡＳＩＣは専用のハードウェアとして製造されるため、利用用途が特定の用途に制限される。これは、ビジネス的に成り立つ見込みのあるアプリケーションでなければ、設計及び製造のコストの観点で、ドメイン指向型システムの適用が困難であることを意味する。
【０００６】
アプリケーションへのドメイン指向型システムの適用を容易とするために、書き換え可能なＡＳＩＣとしてＦＰＧＡ（Field-Programmable Gate Array）が注目されている。ＦＰＧＡは、ＰＬＤ（Programmable Logic Device）の一例である。ＰＬＤはプログラマブルロジック回路と称されてもよい。
【０００７】
ＦＰＧＡは、回路ロジックが書き込まれる回路領域を備え、リコンフィギャラブル機能により回路領域の回路ロジックの書き換えが可能である。回路ロジックは、ＦＰＧＡに所定の処理を実現させる論理回路の構造を示す情報である。回路領域の回路ロジックの書き換え処理により様々な種類のＡＳＩＣを作成できるため、ドメイン指向型システムにＦＰＧＡを用いることで、設計及び製造のコストと性能とのバランスを取ることができる。
【先行技術文献】
【特許文献】
【０００８】
特開２０１２－０１４７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
例えば、１以上のＦＰＧＡに複数の処理を分散して実行させるドメイン指向型システム（分散処理システム）において、処理を実行する複数の回路ロジック間の負荷が不均衡である場合、例えば処理Ａの実行要求数が多く、処理Ｂの実行要求数が少ない場合を想定する。
【００１０】
このような場合、処理Ｂの回路ロジックが書き込まれたＦＰＧＡでは処理リソースに余裕がある一方、処理Ａの回路ロジックが書き込まれたＦＰＧＡでは、処理リソースの不足により処理Ａの滞留（処理待ち）が発生することがある。このようなＦＰＧＡの処理効率（稼働効率）の低下により、処理Ａの実行要求元のコンピュータでは、処理遅延が発生し得る。
（【００１１】以降は省略されています）

関連特許