特許ウォッチ

公開番号2025170442
公報種別公開特許公報(A)
公開日2025-11-18
出願番号2025149268,2023553814
出願日2025-09-09,2021-10-13
発明の名称出力回路
出願人株式会社ソシオネクスト
代理人弁理士法人前田特許事務所
主分類H03K 17/04 20060101AFI20251111BHJP(基本電子回路)
要約【課題】低耐圧トランジスタを用いて、信頼性が高く、高速動作に好適な出力回路を実現する。
【解決手段】出力回路1は、振幅VCCLの入力信号INに応じた振幅VCCHの出力信号Zを出力する。出力回路1は、VCCHと出力端子Zとの間に直列に接続されたトランジスタP11,P12と、ソースが接地され、ゲートに第1信号NLを受けるトランジスタN21と、ソースがVCCHに接続され、ドレインがトランジスタP11のゲートに接続され、ゲートに第2信号NHを受けるトランジスタP21と、トランジスタN21,P21のドレイン同士の間に接続されたダイオードD11とを備える。
【選択図】図1
特許請求の範囲【請求項１】
第１電源電圧に相当する振幅を有する入力信号に応じた、前記第１電源電圧よりも大きい第２電源電圧に相当する振幅を有する出力信号を、出力端子から出力する出力回路であって、
前記第２電源電圧を供給する第２電源と前記出力端子との間に直列に接続された、第１および第２Ｐ型トランジスタと、
接地端子と前記出力端子との間に直列に接続された、第１および第２Ｎ型トランジスタと、
ソースが接地され、ゲートに、前記入力信号に応じた、接地電圧～第１所定電圧の振幅を有する第１信号を受ける第３Ｎ型トランジスタと、
ソースが前記第２電源に接続され、ドレインが前記第１Ｐ型トランジスタのゲートに接続され、ゲートに、前記入力信号に応じた、前記第１所定電圧～前記第２電源電圧の振幅を有する第２信号を受ける第３Ｐ型トランジスタと、
前記第３Ｐ型トランジスタのドレインと前記第３Ｎ型トランジスタのドレインとの間に接続された、１つまたは直列接続された複数の、第１ダイオードと、
ソースが接地され、ドレインが前記第１Ｎ型トランジスタのゲートに接続され、ゲートに、前記第１信号を受ける第４Ｎ型トランジスタと、
ソースが、前記第２電源に接続され、ゲートに、前記第２信号を受ける第４Ｐ型トランジスタと、
前記第４Ｐ型トランジスタのドレインと前記第４Ｎ型トランジスタのドレインとの間に接続された、１つまたは直列接続された複数の、第２ダイオードとを備えた
出力回路。
続きを表示（約 1,500 文字）【請求項２】
請求項１記載の出力回路において、
直列接続された複数の、前記第１ダイオードを備え、かつ、
前記第１信号の立ち上がり遷移のとき所定期間パルスを発生させるパルス信号を、生成するパルス生成回路と、
前記第１ダイオードの一部のダイオードの両端にソースおよびドレインがそれぞれ接続され、ゲートに前記パルス信号を受け、前記パルスが発生する前記所定期間の間オンするトランジスタとを備える
出力回路。
【請求項３】
請求項１記載の出力回路において、
直列接続された複数の、前記第２ダイオードを備え、かつ、
前記第２信号の立ち下がり遷移のとき所定期間パルスを発生させるパルス信号を、生成するパルス生成回路と、
前記第２ダイオードの一部のダイオードの両端にソースおよびドレインがそれぞれ接続され、ゲートに前記パルス信号を受け、前記パルスが発生する前記所定期間の間オンするトランジスタとを備える
出力回路。
【請求項４】
請求項１記載の出力回路において、
前記第２電源と前記第３Ｐ型トランジスタのドレインとの間に接続された、１つまたは直列接続された複数の、第３ダイオードを備える
出力回路。
【請求項５】
請求項１記載の出力回路において、
前記接地端子と前記第４Ｎ型トランジスタのドレインとの間に接続された、１つまたは直列接続された複数の、第４ダイオードを備える
出力回路。
【請求項６】
請求項１記載の出力回路において、
前記第３Ｐ型トランジスタのドレインと前記第１ダイオードとの間に設けられ、ゲートに前記第２信号を受ける第５Ｎ型トランジスタを備える
出力回路。
【請求項７】
請求項１記載の出力回路において、
前記第４Ｎ型トランジスタのドレインと前記第２ダイオードとの間に設けられ、ゲートに前記第１信号を受ける第５Ｐ型トランジスタを備える
出力回路。
【請求項８】
請求項１記載の出力回路において、
前記第１信号を受け、前記第２Ｐ型トランジスタのゲートに信号を与える第１回路を備え、
前記第１回路は、
ソースが、前記第１電源電圧を供給する第１電源に接続され、ドレインが前記第２Ｐ型トランジスタのゲートに接続され、ゲートに前記第１信号を受ける第６Ｐ型トランジスタと、
ソースが接地され、ゲートに前記第１信号を受ける第６Ｎ型トランジスタと、
前記第６Ｐ型トランジスタのドレインと前記第６Ｎ型トランジスタのドレインとの間に接続された、１つまたは直列接続された複数の、第５ダイオードとを備える
出力回路。
【請求項９】
請求項８記載の出力回路において、
前記第１信号の立ち上がり遷移のとき所定期間パルスを発生させるパルス信号を、生成するパルス生成回路を備え、
前記第１回路は、
直列接続された複数の、前記第５ダイオードを備え、かつ、
前記第５ダイオードの一部のダイオードの両端にソースおよびドレインがそれぞれ接続され、ゲートに前記パルス信号を受け、前記パルスが発生する前記所定期間の間オンするトランジスタを備える
出力回路。
【請求項１０】
請求項８記載の出力回路において、
前記第１回路は、
前記第１電源と前記第６Ｐ型トランジスタのドレインとの間に接続された、１つまたは直列接続された複数の、第６ダイオードを備える
出力回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、低耐圧トランジスタを使用した高電圧の出力回路に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
近年の半導体プロセスの微細化により、半導体集積回路の内部電源電圧の低電圧化や、半導体集積回路の動作の高速化が進んでいる。また、トランジスタ耐圧に関しても、ますます低電圧化が進んでいる。一方、各種インターフェースにおいては、その規格上、高電圧を要するものがある。したがって、低耐圧トランジスタを使用した高電圧の出力回路が必要になっている。
【０００３】
低耐圧トランジスタを使用した高電圧の出力回路を形成するために、従来から、低耐圧トランジスタをカスコード接続する、多段のダイオードを挿入するなどの構成により、各トランジスタに印加される電圧を分散することが行われている。
【０００４】
特許文献１では、低耐圧トランジスタを使用した高電圧信号を出力する出力回路の例が開示されている。この出力回路では、低耐圧トランジスタのゲート－ソース／ドレイン間やソース－ドレイン間に高電圧が直接かかることがないように構成されている。
【先行技術文献】
【特許文献】
【０００５】
特開２０１３－９０２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された出力回路では、出力信号のローレベルの上昇や電源－接地間の不要電流が生じるため信頼性が低い、低耐圧トランジスタの十分な駆動能力が得られず高速動作に不向きである、といった問題がある。
【０００７】
本開示は、低耐圧トランジスタを用いて、信頼性が高く、高速動作に好適な出力回路を実現するものである。
【課題を解決するための手段】
【０００８】
本開示の態様では、第１電源電圧に相当する振幅を有する入力信号に応じた、前記第１電源電圧よりも大きい第２電源電圧に相当する振幅を有する出力信号を、出力端子から出力する出力回路は、前記第２電源電圧を供給する第２電源と前記出力端子との間に直列に接続された、第１および第２Ｐ型トランジスタと、接地端子と前記出力端子との間に直列に接続された、第１および第２Ｎ型トランジスタと、ソースが接地され、ゲートに、前記入力信号に応じた、接地電圧～第１所定電圧の振幅を有する第１信号を受ける第３Ｎ型トランジスタと、ソースが前記第２電源に接続され、ドレインが前記第１Ｐ型トランジスタのゲートに接続され、ゲートに、前記入力信号に応じた、前記第１所定電圧～前記第２電源電圧の振幅を有する第２信号を受ける第３Ｐ型トランジスタと、前記第３Ｐ型トランジスタのドレインと前記第３Ｎ型トランジスタのドレインとの間に接続された、１つまたは直列接続された複数の、第１ダイオードと、ソースが接地され、ドレインが前記第１Ｎ型トランジスタのゲートに接続され、ゲートに、前記第１信号を受ける第４Ｎ型トランジスタと、ソースが、前記第２電源に接続され、ゲートに、前記第２信号を受ける第４Ｐ型トランジスタと、前記第４Ｐ型トランジスタのドレインと前記第４Ｎ型トランジスタのドレインとの間に接続された、１つまたは直列接続された複数の、第２ダイオードとを備える。
【０００９】
この態様によると、入力信号がローレベルのとき、入力信号に応じた第２信号は第１所定電圧になる。第３Ｐ型トランジスタは、ソースが第２電源に接続され、ゲートに第１所定電圧を受けるので、（第２電源電圧－第１所定電圧）が閾値電圧よりも大きいという条件でオンし、ドレインは第２電源電圧になる。第１Ｐ型トランジスタは、ゲートが第３Ｐ型トランジスタのドレインに接続されているため、ゲートに第２電源電圧が与えられるので、十分にオフする。したがって、出力信号のローレベルの上昇や電源－接地間の不要電流の発生を回避できるので、信頼性が高い出力回路を実現することができる。
【００１０】
また、第４Ｐ型トランジスタは、ソースが第２電源に接続され、ゲートに第１所定電圧を受けるので、（第２電源電圧－第１所定電圧）が閾値電圧よりも大きいという条件でオンし、ドレインは第２電源電圧になる。第１Ｎ型トランジスタは、ゲートが第４Ｎ型トランジスタのドレインに接続されているため、ゲートに、第２電源電圧から第１ダイオードの順方向電圧だけ低下した電圧が与えられる。これにより、第１Ｎ型トランジスタのゲート－ソース間電圧を十分高くすることができ、駆動能力を十分に引き出すことができる。したがって、高速動作に好適な出力回路を実現することができる。
【発明の効果】
（【００１１】以降は省略されています）

関連特許