特許ウォッチ

公開番号2025143730
公報種別公開特許公報(A)
公開日2025-10-02
出願番号2024043111
出願日2024-03-19
発明の名称位相補間回路、回路装置及び発振器
出願人セイコーエプソン株式会社
代理人個人,個人,個人,個人
主分類H03K 5/00 20060101AFI20250925BHJP(基本電子回路)
要約【課題】位相分割の線形性を向上できる位相補間回路等の提供。
【解決手段】クロック信号CK1とクロック信号CK2を位相補間した補間クロック信号PICKを生成する位相補間回路は、電源ノードNDとノードN1の間に設けられ、クロック信号CK1がアクティブの場合に流れる電流I1と、クロック信号CK2がアクティブの場合に流れる電流I2を、ノードN1に供給する電流源回路40と、ノードN1と電源ノードNGの間に設けられ、クロック信号CK1及びクロック信号CK2が非アクティブの場合にオンになる放電用のトランジスターTDと、クロック信号CK1、CK2の位相補間の比を指示する位相補間信号PIに基づいて、電流I1、I2の電流比を設定する電流制御回路50と、ノードN1の信号に基づいて補間クロック信号PICKを出力する出力回路60を含む。
【選択図】図1
特許請求の範囲【請求項１】
第１クロック信号と、前記第１クロック信号とは位相が異なる第２クロック信号を位相補間した補間クロック信号を生成する位相補間回路であって、
第１電源ノードと第１ノードとの間に設けられ、前記第１クロック信号がアクティブになった場合に流れる第１電流と、前記第２クロック信号がアクティブになった場合に流れる第２電流を、前記第１ノードに供給する電流源回路と、
前記第１ノードと第２電源ノードとの間に設けられ、前記第１クロック信号及び前記第２クロック信号が非アクティブになった場合にオンになる放電用のトランジスターと、
前記第１クロック信号と前記第２クロック信号との位相補間の比を指示する位相補間信号に基づいて、前記第１電流と前記第２電流との電流比を設定する電流制御回路と、
前記第１ノードの信号に基づいて、前記補間クロック信号を出力する出力回路と、
を含むことを特徴とする位相補間回路。
続きを表示（約 1,700 文字）【請求項２】
請求項１に記載された位相補間回路において、
前記電流制御回路は、
前記第２クロック信号に対応する信号に比べて前記第１クロック信号に対応する信号に近い位相の前記補間クロック信号を生成する前記位相補間信号が入力されたとき、前記第２電流に比べて前記第１電流を大きくする前記電流比を設定することを特徴とする位相補間回路。
【請求項３】
請求項１に記載された位相補間回路において、
前記電流制御回路は、
前記第１クロック信号に対応する信号に比べて前記第２クロック信号に対応する信号に近い位相の前記補間クロック信号を生成する前記位相補間信号が入力されたとき、前記第１電流に比べて前記第２電流を大きくする前記電流比を設定することを特徴とする位相補間回路。
【請求項４】
請求項１に記載された位相補間回路において、
前記電流制御回路は、
前記第１クロック信号に対応する信号と前記第２クロック信号に対応する信号をｍ：ｎの比で位相補間する前記位相補間信号が入力されたとき、前記第１電流と前記第２電流の前記電流比をｎ：ｍに設定することを特徴とする位相補間回路。
【請求項５】
請求項１に記載された位相補間回路において、
前記出力回路は、
前記第１ノードに一端が接続されるキャパシターと、
前記第１ノードの信号が入力されるバッファー回路と、
を含むことを特徴とする位相補間回路。
【請求項６】
請求項１に記載された位相補間回路において、
前記電流源回路は、
前記第１電源ノードと前記第１ノードとの間に並列に設けられた複数の電流源トランジスターを含み、
前記電流制御回路は、
前記第１クロック信号又は前記第２クロック信号から前記位相補間信号に基づき選択した複数の選択クロック信号の各選択クロック信号を、前記複数の電流源トランジスターの各電流源トランジスターのゲートに出力することを特徴とする位相補間回路。
【請求項７】
請求項６に記載された位相補間回路において、
前記電流制御回路は、複数のセレクターを含み、
前記複数のセレクターの各セレクターは、前記各選択クロック信号を、前記各電流源トランジスターのゲートに出力することを特徴とする位相補間回路。
【請求項８】
請求項６に記載された位相補間回路において、
前記各電流源トランジスターは、１又は複数のユニットトランジスターにより構成されることを特徴とする位相補間回路。
【請求項９】
請求項１に記載された位相補間回路において、
前記電流源回路は、
前記第１クロック信号又は前記第２クロック信号から前記位相補間信号に基づき選択された第１選択クロック信号がゲートに入力される第１電流源トランジスターと、
前記第１クロック信号又は前記第２クロック信号から前記位相補間信号に基づき選択された第２選択クロック信号がゲートに入力される第２電流源トランジスターと、
を含むことを特徴とする位相補間回路。
【請求項１０】
請求項９に記載された位相補間回路において、
前記電流源回路は、
前記第１電流源トランジスターと並列に設けられ、前記第１選択クロック信号がゲートに入力され、ドレインが前記第１ノードと非接続である第１ダミートランジスターと、
前記第２電流源トランジスターと並列に設けられ、前記第２選択クロック信号がゲートに入力され、ドレインが前記第１ノードと非接続である第２ダミートランジスターと、
を含み、
前記第１電流源トランジスターのゲート面積と前記第１ダミートランジスターのゲート面積の和は、前記第２電流源トランジスターのゲート面積と前記第２ダミートランジスターのゲート面積の和と等しいことを特徴とする位相補間回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、位相補間回路、回路装置及び発振器等に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
フラクショナル－Ｎ型のＰＬＬ回路などでは、位相ノイズの低減等のために分周クロック信号の位相補間を行う位相補間回路を設けることが望ましい。例えば非特許文献１には、位相分割ユニットをパイプライン接続して、入力信号の中間位相の信号を生成する位相補間回路が開示されている。
【先行技術文献】
【非特許文献】
【０００３】
Makihiko Katsuragi, Tn Aravind, Kenichi Okada, Akira Matsuzawa. 位相補間回路の高精度化に関する検討，電子情報通信学会ソサイエティ大会，Sept. 2015
【発明の概要】
【発明が解決しようとする課題】
【０００４】
非特許文献１の位相補間回路の場合、位相を２
ｎ
で分割するために、位相分割ユニットをｎ段接続する必要がある。しかしながら、このように多段接続した位相分割ユニットの各ユニットにおけるトランジスターのしきい値電圧のバラツキなどが原因で、分割した位相の線形性が悪化してしまうなどの問題が発生する。
【課題を解決するための手段】
【０００５】
本開示の一態様は、第１クロック信号と、前記第１クロック信号とは位相が異なる第２クロック信号を位相補間した補間クロック信号を生成する位相補間回路であって、第１電源ノードと第１ノードとの間に設けられ、前記第１クロック信号がアクティブになった場合に流れる第１電流と、前記第２クロック信号がアクティブになった場合に流れる第２電流を、前記第１ノードに供給する電流源回路と、前記第１ノードと第２電源ノードとの間に設けられ、前記第１クロック信号及び前記第２クロック信号が非アクティブになった場合にオンになる放電用のトランジスターと、前記第１クロック信号と前記第２クロック信号との位相補間の比を指示する位相補間信号に基づいて、前記第１電流と前記第２電流との電流比を設定する電流制御回路と、前記第１ノードの信号に基づいて、前記補間クロック信号を出力する出力回路と、を含む位相補間回路に関係する。
【０００６】
また本開示の他の態様は、上記に記載された位相補間回路を含み、前記位相補間回路からの前記補間クロック信号をフィードバッククロック信号として出力する分周回路と、基準クロック信号と前記フィードバッククロック信号との位相比較を行う位相比較回路と、前記位相比較回路の位相比較結果に基づいて制御電圧を生成する制御電圧生成回路と、前記制御電圧に対応する周波数のクロック信号を生成する電圧制御発振回路と、を含み、前記位相補間回路は、前記クロック信号に基づく前記第１クロック信号と前記第２クロック信号から前記補間クロック信号を生成する回路装置に関係する。
【０００７】
また本開示の他の態様は、上記に記載された回路装置と、前記基準クロック信号を生成するための振動子と、を含む発振器に関係する。
【図面の簡単な説明】
【０００８】
本実施形態の位相補間回路の構成例。
本実施形態の動作を説明する信号波形図。
本実施形態の動作を説明する信号波形図。
電流源回路、出力回路の構成例。
電流制御回路の構成例。
本実施形態の動作を説明する真理値表。
本実施形態の動作を説明する信号波形図。
電流源トランジスターとダミートランジスターのレイアウト配置例。
本実施形態の回路装置の構成例。
ＰＬＬ回路に位相補間回路を設ける手法の説明図。
ＰＬＬ回路の位相ノイズの特性例。
比較例の位相補間回路の説明図。
比較例での位相差バラツキのシミュレーション結果。
本実施形態での位相差バラツキのシミュレーション結果。
本実施形態での位相差バラツキのシミュレーション結果。
位相補間型の分周回路の構成例。
位相補間型の分周回路の動作を説明する信号波形図。
電流源回路の他の構成例。
電流制御回路の他の構成例。
位相補間回路の動作を説明する真理値表。
本実施形態の発振器の構成例。
【発明を実施するための形態】
【０００９】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
【００１０】
１．位相補間回路
図１に本実施形態の位相補間回路３０の構成例を示す。位相補間回路３０は、クロック信号ＣＫ１とクロック信号ＣＫ２を位相補間した補間クロック信号ＰＩＣＫを生成する。クロック信号ＣＫ１は第１クロック信号である。クロック信号ＣＫ２は、第２クロック信号であり、クロック信号ＣＫ１とは位相が異なるクロック信号である。例えば位相補間回路３０は、クロック信号ＣＫ１に対応する信号の位相と、クロック信号ＣＫ２に対応する信号の位相の間の中間位相信号を、補間クロック信号ＰＩＣＫとして生成する。クロック信号ＣＫ１に対応する信号は、例えばクロック信号ＣＫ１の遅延信号であり、例えば回路遅延によりクロック信号ＣＫ１が信号遅延した信号である。同様にクロック信号ＣＫ２に対応する信号は、例えばクロック信号ＣＫ２の遅延信号であり、例えば回路遅延によりクロック信号ＣＫ２が信号遅延した信号である。クロック信号ＣＫ１、ＣＫ２の遅延信号は、クロック信号ＣＫ１、ＣＫ２の立ち下がりエッジ又は立ち上がりエッジであるエッジが遅延した信号である。クロック信号ＣＫ１の遅延信号におけるエッジの遅延時間と、クロック信号ＣＫ２の遅延信号におけるエッジの遅延時間は例えば同等の遅延時間である。例えばクロック信号ＣＫ１、クロック信号ＣＫ２は、同様の構成の回路により信号遅延されて、クロック信号ＣＫ１に対応する信号、クロック信号ＣＫ２に対応する信号になる。
（【００１１】以降は省略されています）

関連特許