特許ウォッチ

公開番号2025139334
公報種別公開特許公報(A)
公開日2025-09-26
出願番号2024038211
出願日2024-03-12
発明の名称半導体装置とその製造方法
出願人株式会社デンソー
代理人弁理士法人快友国際特許事務所
主分類H10D 12/00 20250101AFI20250918BHJP()
要約【課題】ダイオードの良好な特性を得る。
【解決手段】
半導体装置は、半導体基板、下部電極、ゲート電極、を有する。半導体基板は、バッファ領域と半導体基板の下面との間に配置されている、p型のコレクタ領域、n型のカソード領域、n型の特定領域、を有する。半導体装置は、トランジスタ部と、ダイオード部と、を備えている。トランジスタ部は、ゲート電圧に応じて電流が流れる。ダイオード部は、順バイアス電圧に応じて電流が流れる。コレクタ領域は、トランジスタ部の少なくとも一部に配置され、少なくとも一部が半導体基板の下面に表出している。カソード領域は、ダイオード部の少なくとも一部に配置され、半導体基板の下面に表出している。特定領域は、ダイオード部の少なくとも一部に配置されているとともに、カソード領域とバッファ領域との間に配置されている。特定領域のp型不純物濃度は、コレクタ領域のp型不純物濃度よりも低い。
【選択図】図1
特許請求の範囲【請求項１】
半導体装置（１０）であって、
半導体基板（１２）と、
前記半導体基板の下面（１２ｂ）に接する下部電極（１４）と、
ゲート電極（２０）と、
を有し、
前記半導体基板が、
ｎ型のバッファ領域（４４）と、
前記バッファ領域よりもｎ型不純物濃度が低いｎ型領域であり、前記バッファ領域に対して上側から接しているドリフト領域（４６）と、
前記ドリフト領域に接するｐ型の第１領域（４８、５０）と、
前記第１領域によって前記ドリフト領域から分離されているｎ型の第２領域（５２、５４）と、
前記バッファ領域と前記半導体基板の下面との間に配置されている、ｐ型のコレクタ領域（４０）と、ｎ型のカソード領域（４２）と、前記カソード領域よりもｎ型不純物濃度が低いｎ型の特定領域（４１）と、
を有し、
前記ゲート電極が、前記第１領域に対してゲート絶縁膜を介して対向しており、
前記半導体基板の上面に垂直な方向から見たときに、前記半導体装置は、トランジスタ部（３０）と、ダイオード部（３２）と、を備えており、
前記トランジスタ部は、前記ゲート電極に印加されるゲート電圧に応じて電流が流れる部位であり、
前記ダイオード部は、前記第１領域と前記下部電極との間に印加される順バイアス電圧に応じて電流が流れる部位であり、
前記コレクタ領域（４０）は、前記トランジスタ部の少なくとも一部に配置されているとともに、その少なくとも一部が前記半導体基板の下面に表出しており、
前記カソード領域（４２）は、前記ダイオード部の少なくとも一部に配置されているとともに、前記半導体基板の下面に表出しており、
前記特定領域（４１）は、前記ダイオード部の少なくとも一部に配置されているとともに、前記カソード領域と前記バッファ領域との間に配置されており、
前記特定領域のｐ型不純物濃度は、前記コレクタ領域のｐ型不純物濃度よりも低い、
半導体装置。
続きを表示（約 2,300 文字）【請求項２】
前記半導体基板の下面に平行な平面方向において、前記コレクタ領域は、前記半導体基板の下面に表出している第１区間（Ｓ１）と、前記バッファ領域と前記カソード領域との間に配置されている第２区間（Ｓ２）と、を備えており、
前記第１区間と前記第２区間とは連続しており、
前記第２区間の前記平面方向における端部は、前記特定領域に接している、請求項１に記載の半導体装置。
【請求項３】
前記第２区間の前記端部と前記特定領域とが接している界面（ＩＦ）は、前記ダイオード部内に位置している、請求項２に記載の半導体装置。
【請求項４】
前記第１区間と前記第２区間との境界（Ｂ１）から、前記界面までの距離（Ｄ１）は、前記コレクタ領域の前記半導体基板の下面に垂直な方向の厚さ（Ｔ１）よりも大きい、請求項３に記載の半導体装置。
【請求項５】
前記カソード領域は、互いに間隔をおいて前記ダイオード部に複数配置されており、
互いに隣接する前記カソード領域の間の前記半導体基板の下面には、前記特定領域が表出している、請求項１－４の何れか１項に記載の半導体装置。
【請求項６】
前記半導体基板の下面から内部へ向かう深さ方向における、前記コレクタ領域のｐ型不純物の濃度分布曲線は、深さ中心位置（ＤＰ）と、積分中心位置（ＩＰ）と、を備えており、
前記深さ中心位置は、前記下面から前記濃度分布曲線の深さ方向の端部までの距離の半分の深さ位置であり、
前記積分中心位置は、前記濃度分布曲線の全区間の積分値が半分になる深さ位置であり、
前記積分中心位置は前記深さ中心位置よりも内部側に位置している、
請求項１に記載の半導体装置。
【請求項７】
半導体装置の製造方法であって、
前記半導体装置は、
半導体基板（１２）と、
前記半導体基板の下面に接する下部電極（１４）と、
ゲート電極（２０）と、
を有し、
前記半導体基板が、
ｎ型のバッファ領域（４４）と、
前記バッファ領域よりもｎ型不純物濃度が低いｎ型領域であり、前記バッファ領域に対して上側から接しているドリフト領域（４６）と、
前記ドリフト領域に接するｐ型の第１領域（４８、５０）と、
前記第１領域によって前記ドリフト領域から分離されているｎ型の第２領域（５２、５４）と、
前記バッファ領域と前記半導体基板の下面との間に配置されている、ｐ型のコレクタ領域（４０）と、ｎ型のカソード領域（４２）と、前記カソード領域よりもｎ型不純物濃度が低いｎ型の特定領域（４１）と、
を有し、
前記ゲート電極が、前記第１領域に対してゲート絶縁膜を介して対向しており、
前記半導体基板の上面に垂直な方向から見たときに、前記半導体装置は、トランジスタ部（３０）と、ダイオード部（３２）と、を備えており、
前記トランジスタ部は、前記ゲート電極に印加されるゲート電圧に応じて電流が流れる部位であり、
前記ダイオード部は、前記第１領域と前記下部電極との間に印加される順バイアス電圧に応じて電流が流れる部位であり、
前記コレクタ領域（４０）は、前記トランジスタ部の少なくとも一部に配置されているとともに、その少なくとも一部が前記半導体基板の下面に表出しており、
前記カソード領域（４２）は、前記ダイオード部の少なくとも一部に配置されているとともに、前記半導体基板の下面に表出しており、
前記特定領域（４１）は、前記ダイオード部の少なくとも一部に配置されているとともに、前記カソード領域と前記バッファ領域との間に配置されており、
前記製造方法は、
前記半導体基板の下面の前記コレクタ領域に対応する範囲に、ｐ型不純物を選択的に注入する第１注入工程と、
前記半導体基板の下面の前記カソード領域に対応する範囲に、ｎ型不純物を選択的に注入する第２注入工程と、
を有し、
前記第２注入工程で注入される前記ｎ型不純物の前記半導体基板の下面からの深さは、前記第１注入工程で注入される前記ｐ型不純物の前記半導体基板の下面からの深さよりも小さい、
製造方法。
【請求項８】
前記第１注入工程は、
前記半導体基板の下面に、前記ダイオード部の少なくとも一部を覆う第１マスクを形成する工程と、
前記第１マスクを介して前記ｐ型不純物を注入する工程と、
を備えており、
前記第２注入工程は、
前記半導体基板の下面に、前記トランジスタ部の少なくとも一部を覆う第２マスクを形成する工程と、
前記第２マスクを介して前記ｎ型不純物を注入する工程と、
を備えており、
前記第１マスクの開口領域と前記第２マスクの開口領域とは、一部が互いに重複している、請求項７に記載の製造方法。
【請求項９】
前記第１マスクの端部位置は、前記ダイオード部内に位置している、請求項８に記載の製造方法。
【請求項１０】
前記第１マスクの端部位置と前記第２マスクの端部位置との距離（Ｄ１）は、前記第１注入工程で注入される前記ｐ型不純物の注入深さ（Ｔ１）よりも大きい、請求項９に記載の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置とその製造方法に関する。
続きを表示（約 3,000 文字）【０００２】
特許文献１に開示のＩＧＢＴ（insulated gate bipolar transistor）は、ｐ型のコレクタ領域とｎ型のバッファ領域（フィールドストップ層）を有している。コレクタ領域は、半導体基板の下面を含む範囲に配置されており、下部電極に接している。バッファ領域は、コレクタ領域に対して上側から接している。特許文献１では、バッファ領域の近傍の位置においてコレクタ領域内のｐ型不純物濃度を高くすることにより、ＩＧＢＴの短絡耐量の向上を図っている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－０４３３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＩＧＢＴに隣接してダイオードが設けられた半導体素子が知られている。この種の半導体装置は、ＲＣ－ＩＧＢＴ（reverse conducting IGBT）と呼ばれる場合がある。ＲＣ－ＩＧＢＴでは、ＩＧＢＴのコレクタ領域に隣接して、ダイオードのカソード領域（すなわち、ｎ型領域）が設けられている。ＲＣ－ＩＧＢＴにおいて上述したコレクタ領域を形成する場合、例えば、以下のような工程が実施される。まず、コレクタ領域とカソード領域に相当する範囲に、ｐ型不純物を注入する。次に、カソード領域に相当する範囲に対して、ｐ型不純物よりも高濃度にｎ型不純物を注入する。これにより、ｎ型のカソード領域を形成する。しかしながら、この方法では、カソード領域とバッファ領域の間にｐ型領域が残存する場合がある。このようにカソード領域とバッファ領域の間にｐ型領域が残存すると、ダイオードにおいて所望の特性を得ることができない。本明細書では、ＲＣ－ＩＧＢＴにおいて、ダイオードの良好な特性を得る技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置（１０）は、半導体基板（１２）と、半導体基板の下面（１２ｂ）に接する下部電極（１４）と、ゲート電極（２０）と、を有する。半導体基板が、ｎ型のバッファ領域（４４）と、バッファ領域よりもｎ型不純物濃度が低いｎ型領域であり、バッファ領域に対して上側から接しているドリフト領域（４６）と、ドリフト領域に接するｐ型の第１領域（４８、５０）と、第１領域によってドリフト領域から分離されているｎ型の第２領域（５２、５４）と、バッファ領域と半導体基板の下面との間に配置されている、ｐ型のコレクタ領域（４０）と、ｎ型のカソード領域（４２）と、カソード領域よりもｎ型不純物濃度が低いｎ型の特定領域（４１）と、を有する。ゲート電極が、第１領域に対してゲート絶縁膜を介して対向している。半導体基板の上面に垂直な方向から見たときに、半導体装置は、トランジスタ部（３０）と、ダイオード部（３２）と、を備えている。トランジスタ部は、ゲート電極に印加されるゲート電圧に応じて電流が流れる部位である。ダイオード部は、第１領域と下部電極との間に印加される順バイアス電圧に応じて電流が流れる部位である。コレクタ領域（４０）は、トランジスタ部の少なくとも一部に配置されているとともに、その少なくとも一部が半導体基板の下面に表出している。カソード領域（４２）は、ダイオード部の少なくとも一部に配置されているとともに、半導体基板の下面に表出している。特定領域（４１）は、ダイオード部の少なくとも一部に配置されているとともに、カソード領域とバッファ領域との間に配置されている。特定領域のｐ型不純物濃度は、コレクタ領域のｐ型不純物濃度よりも低い。
【０００６】
この構成によれば、特定領域を、ダイオード部の少なくとも一部において、カソード領域とバッファ領域との間に配置することができる。特定領域は、そのｐ型不純物濃度が、コレクタ領域のｐ型不純物濃度よりも低い領域である。そして特定領域は、ｎ型の領域である。したがって、下部電極からバッファ領域までの深さ範囲に、ｎ型の特定領域を配置することができる。これにより、ダイオード部の少なくとも一部において、カソード領域とバッファ領域の間にｐ型領域が存在していない構造を実現することができる。よって、ダイオードの良好な特性を得ることが可能となる。
【０００７】
また、本明細書は、半導体装置の製造方法を提案する。この製造方法で製造される半導体装置は、半導体基板（１２）と、半導体基板の下面に接する下部電極（１４）と、ゲート電極（２０）と、を有する。半導体基板が、ｎ型のバッファ領域（４４）と、バッファ領域よりもｎ型不純物濃度が低いｎ型領域であり、バッファ領域に対して上側から接しているドリフト領域（４６）と、ドリフト領域に接するｐ型の第１領域（４８、５０）と、第１領域によってドリフト領域から分離されているｎ型の第２領域（５２、５４）と、バッファ領域と半導体基板の下面との間に配置されている、ｐ型のコレクタ領域（４０）と、ｎ型のカソード領域（４２）と、カソード領域よりもｎ型不純物濃度が低いｎ型の特定領域（４１）と、を有する。ゲート電極が、第１領域に対してゲート絶縁膜を介して対向している。半導体基板の上面に垂直な方向から見たときに、半導体装置は、トランジスタ部（３０）と、ダイオード部（３２）と、を備えている。トランジスタ部は、ゲート電極に印加されるゲート電圧に応じて電流が流れる部位である。ダイオード部は、第１領域と下部電極との間に印加される順バイアス電圧に応じて電流が流れる部位である。コレクタ領域（４０）は、トランジスタ部の少なくとも一部に配置されているとともに、その少なくとも一部が半導体基板の下面に表出している。カソード領域（４２）は、ダイオード部の少なくとも一部に配置されているとともに、半導体基板の下面に表出している。特定領域（４１）は、ダイオード部の少なくとも一部に配置されているとともに、カソード領域とバッファ領域との間に配置されている。製造方法は、半導体基板の下面のコレクタ領域に対応する範囲に、ｐ型不純物を選択的に注入する第１注入工程と、半導体基板の下面のカソード領域に対応する範囲に、ｎ型不純物を選択的に注入する第２注入工程と、を有する。第２注入工程で注入されるｎ型不純物の半導体基板の下面からの深さは、第１注入工程で注入されるｐ型不純物の半導体基板の下面からの深さよりも小さい。
【０００８】
なお、第１注入工程および第２注入工程は、どのような順序で実施してもよい。
【０００９】
この構成によれば、良好なダイオード特性を有する半導体装置を製造できる。
【図面の簡単な説明】
【００１０】
実施例１の半導体装置の断面図。
半導体基板１２の下面１２ｂの平面図。
図１のIII－III線における濃度分布曲線。
図１のIV－IV線における濃度分布曲線
図１のV－V線における濃度分布曲線。
実施例１の半導体装置の製造方法の説明図。
実施例１の半導体装置の製造方法の説明図。
実施例２のダイオード部３２の平面図。
図８のIX－IX線における断面図。
【発明を実施するための形態】
【実施例】
（【００１１】以降は省略されています）

関連特許