特許ウォッチ

公開番号2025114041
公報種別公開特許公報(A)
公開日2025-08-05
出願番号2024008442
出願日2024-01-24
発明の名称デジタル信号処理装置
出願人株式会社富士通ゼネラル
代理人個人,個人
主分類H03H 17/02 20060101AFI20250729BHJP(基本電子回路)
要約【課題】DA変換部の出力特性の改善を図ることができるデジタル信号処理装置を提供することを目的とする。
【解決手段】デジタル信号処理装置1Aは、第1の値を有する第一デジタル信号D1[N]と第2の値を有し第一デジタル信号D1[N]の後に入力される第二デジタル信号D2[N]との間に内挿する補間デジタル信号Sii[N]の値である第3の値を、第1の値及び第2の値の平均値として算出する内挿データ算出部124と、補間デジタル信号Sii[N]を内挿する内挿タイミングTGiを、第1の値、第2の値、第3の値、及び第一デジタル信号D1[N]と第二デジタル信号D2[N]の間の期間に入力される複数の第三デジタル信号D3[N]jのそれぞれが有する値に基づいて決定する内挿タイミング決定部112とを備える。
【選択図】図13
特許請求の範囲【請求項１】
デジタル・アナログ変換に用いられるデジタル信号を処理するデジタル信号処理装置であって、
第１の値を有する第一デジタル信号と第２の値を有し前記第一デジタル信号の後に入力される第二デジタル信号との間に内挿する補間デジタル信号の値である第３の値を、前記第１の値及び前記第２の値の平均値として算出する算出部と、
前記補間デジタル信号を内挿する内挿タイミングを、前記第１の値、前記第２の値、前記第３の値、及び前記第一デジタル信号と前記第二デジタル信号の間の期間に入力される複数の第三デジタル信号のそれぞれが有する値に基づいて決定する決定部と、
前記決定部で決定された前記内挿タイミングで前記補間デジタル信号を内挿する内挿部と
を備えるデジタル信号処理装置。
続きを表示（約 1,200 文字）【請求項２】
第１の周波数で連続して入力される前記第一デジタル信号、前記複数の第三デジタル信号及び前記第二デジタル信号を含む入力デジタル信号の中から、前記第１の周波数よりも低い第２の周波数で、前記第一デジタル信号を選択的にサンプリングするダウンサンプリング部を備え、
前記決定部は、前記入力デジタル信号のうちの前記第３の値に最も近い値を有する信号が入力されるタイミングを前記内挿タイミングに決定する
請求項１に記載のデジタル信号処理装置。
【請求項３】
第３の周波数で連続して入力される前記第一デジタル信号及び前記第二デジタル信号の間に所定のタイミングで複数のゼロ点を挿入した後にローパスフィルタを通過させるインタ―ポレーションフィルタ処理を行い、前記第一デジタル信号及び前記第二デジタル信号の間に前記複数の第三デジタル信号を含み前記第３の周波数より高い第４の周波数のオーバーサンプリングデジタル信号を生成するオーバーサンプリング部と、
前記オーバーサンプリング部から連続して出力される前記オーバーサンプリングデジタル信号の中から前記第一デジタル信号をサンプリングして前記第３の周波数と同じ周波数のダウンサンプリングデジタル信号を生成するダウンサンプリング部と
を備え、
前記オーバーサンプリング部は、前記オーバーサンプリングデジタル信号を前記決定部に出力し、
前記決定部は、前記オーバーサンプリングデジタル信号のうちの前記第３の値に最も近い値を有する信号が入力されるタイミングを前記内挿タイミングに決定する
請求項１に記載のデジタル信号処理装置。
【請求項４】
前記オーバーサンプリング部を介さずに前記第一デジタル信号及び前記第二デジタル信号を前記ダウンサンプリング部に入力する第一信号経路と、前記オーバーサンプリング部を介して前記第一デジタル信号及び前記第二デジタル信号を前記ダウンサンプリング部に入力する第二信号経路とのいずれか一方を選択する選択部を備える
請求項３に記載のデジタル信号処理装置。
【請求項５】
前記決定部は、
決定した前記内挿タイミングと前記第一デジタル信号が入力されるタイミングとの期間が、前記第一デジタル信号から前記第二デジタル信号が入力されるまでの区間の３分の１の期間よりも短い場合には、前記第一デジタル信号が入力されてから前記区間の３分の１の期間が経過するタイミングに前記内挿タイミングを再決定し、
決定した前記内挿タイミングと前記第一デジタル信号が入力されるタイミングとの期間が、前記区間の３分の２の期間よりも長い場合には、前記第一デジタル信号が入力されてから前記３分の２の期間が経過するタイミングに前記内挿タイミングを再決定する
請求項１から４までのいずれか一項に記載のデジタル信号処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、デジタル・アナログ変換に用いられるデジタル信号を処理するデジタル信号処理装置に関する。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
デジタル信号をアナログ信号に変換するＤＡコンバータ（Ｄｉｇｉｔａｌ－ｔｏ－ＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ：ＤＡＣ）は、ＤＡ変換時のゼロ次ホールドを原因とするアパーチャ効果により、アナログ出力信号の高域成分が減衰し周波数特性が劣化する。このようなＤＡＣにおいて、入力データを線形補間してオーバーサンプリングすることによりＤＡＣの出力の周波数特性を改善する技術が知られている。例えば、ＤＡＣを含むアナログ信号合成装置において、入力された連続する２つのサンプリング点の平均値を当該２つのサンプリング点の中間位置に内挿して線形補間を行い、入力データを２倍にオーバーサンプリングして出力する技術が知られている（例えば特許文献１）。このような入力データをオーバーサンプリングするＤＡＣを用いることにより、アナログ出力信号の高域成分の減衰を抑制して周波数特性を改善することができる。さらに、当該ＤＡＣを用いることにより、サンプリング周波数を２倍にすることで、折り返し歪成分の周波数も２倍になり、折り返し歪みを高周波数領域にシフトすることができ、後段の低域通過フィルタ（Ｌｏｗ－ｐａｓｓｆｉｌｔｅｒ：ＬＰＦ）にて折り返し歪成分の除去が容易になる。
【先行技術文献】
【特許文献】
【０００３】
特開平１－２６１９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の技術における線形補間は、連続する２点の中間位置に当該２点の平均値を補間することになるため、補間データは、前後のデータを平均化した値を有することになる。当該線形補間において、オリジナルデータの値と補間データの値との誤差が大きい場合、ＤＡＣ出力の高帯域成分の利得が低下するという問題がある。
【０００５】
本発明の目的は、ＤＡ変換部の出力特性の改善を図ることができるデジタル信号処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様によるデジタル信号処理装置は、デジタル・アナログ変換に用いられるデジタル信号を処理するデジタル信号処理装置であって、第１の値を有する第一デジタル信号と第２の値を有し前記第一デジタル信号の後に入力される第二デジタル信号との間に内挿する補間デジタル信号の値である第３の値を、前記第１の値及び前記第２の値の平均値として算出する算出部と、前記補間デジタル信号を内挿する内挿タイミングを、前記第１の値、前記第２の値、前記第３の値、及び前記第一デジタル信号と前記第二デジタル信号の間の期間に入力される複数の第三デジタル信号のそれぞれが有する値に基づいて決定する決定部と、前記決定部で決定された前記内挿タイミングで前記補間デジタル信号を内挿する内挿部とを備える。
【発明の効果】
【０００７】
本発明の一態様によれば、ＤＡ変換部の出力特性の改善を図ることができる。
【図面の簡単な説明】
【０００８】
従来の線形補間によるオーバーサンプリングを説明するための図である。
本発明に係るデジタル信号処理におけるオーバーサンプリングの原理を説明するための図である。
従来のＤＡ変換を説明するための図であって、入力アナログ信号波形、線形補間によるオーバーサンプリングを用いてＤＡ変換した出力信号波形、及びオーバーサンプリングを用いずにＤＡ変換した出力信号波形の一例を示す図である。
本発明に係るデジタル信号処理を説明するための図であって、入力アナログ信号波形、本発明におけるオーバーサンプリングを用いてＤＡ変換した出力信号波形、及び従来のオーバーサンプリングを用いずにＤＡ変換した出力信号波形の一例を示す図である。
本発明に係るデジタル信号処理を説明するための図であって、図３及び図４に示す各信号波形を用いて算出されたＤＡ変換部の利得周波数特性の一例を示す図である。
本発明に係るデジタル信号処理を説明するための図であって、図３及び図４に示す各信号波形を用いて算出されたＤＡ変換部の歪周波数特性の一例を示す図である。
本発明に係るデジタル信号処理を説明するための図であって、補間デジタル信号の値がオリジナルのアナログ信号の値と一致していない場合のＤＡ変換部の利得周波数特性の一例を示す図である。
図７に示す利得周波数特性を縦軸及び横軸のスケールを変更して示す図である。
本発明に係るデジタル信号処理を説明するための図であって、補間デジタル信号の値がオリジナルのアナログ信号の値と一致している場合のＤＡ変換部の利得周波数特性の一例を示す図である。
図９に示す利得周波数特性を縦軸及び横軸のスケールを変更して示す図である。
本発明に係るデジタル信号処理を説明するための図であって、本発明に係るデジタル信号処理におけるオーバーサンプリングを用いたＤＡ変換部の周波数帯域特性の一例を示す図である。
本発明に係るデジタル信号処理を説明するための図であって、図１１に示す周波数帯域特性を縦軸及び横軸のスケールを変更して示す図である。
本発明の第１実施形態によるデジタル信号処理装置の概略構成を示すブロック図である。
本発明の第１実施形態によるデジタル信号処理に設けられたデジタル信号処理部に入力される入力デジタル信号の一例を模式的に示す図である。
本発明の第１実施形態によるデジタル信号処理装置に備えられたデジタル・アナログ変換処理部の概略構成を示すブロック図である。
本発明の第１実施形態によるデジタル信号処理装置の動作の一例を示すタイミングチャートである。
本発明の第１実施形態によるデジタル信号処理装置における内挿タイミングを決定する処理の流れの一例を示すフローチャートである。
本発明の第１実施形態の変形例によるデジタル信号処理装置を説明するための図であって、出力信号に生じる折り返し成分を説明する図である。
本発明の第２実施形態によるデジタル信号処理装置の概略構成を示すブロック図である。
本発明の第２実施形態によるデジタル信号処理に設けられたデジタル信号処理部に入力される入力デジタル信号の一例を模式的に示す図である。
本発明の第３実施形態によるデジタル信号処理装置の概略構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
〔本発明に係るデジタル信号処理の原理及び作用・効果〕
１－１．本発明に係るデジタル信号処理の原理
本発明に係るデジタル信号処理の原理について図１及び図２を用いて説明する。図１は、従来の線形補間によるオーバーサンプリングを説明するための図である。図２は、本発明に係るデジタル信号処理におけるオーバーサンプリングの原理を説明するための図である。図１及び図２のそれぞれの上段には、オリジナルのアナログ信号ＳＯＡ（すなわち入力アナログ信号）と、サンプリングデジタル信号Ｓｓ１、Ｓｓ２，Ｓｓ３，Ｓｓ４，Ｓｓ５と、補間デジタル信号Ｓｉｃ１，Ｓｉｃ２，Ｓｉｃ３，Ｓｉｃ４とが図示されている。図１及び図２のそれぞれの下段には、データ選択クロック信号ＬＲＣＫが図示されている。データ選択クロック信号ＬＲＣＫは、サンプリングデジタル信号Ｓｓ１、Ｓｓ２，Ｓｓ３，Ｓｓ４，Ｓｓ５及び補間デジタル信号Ｓｉｃ１，Ｓｉｃ２，Ｓｉｃ３，Ｓｉｃ４を選択してデジタル・アナログ変換部（不図示）に出力するためのクロック信号である。
【００１０】
オリジナルのアナログ信号ＳＯＡは、本発明に係るデジタル信号処理によって再現する対象のアナログ信号である。サンプリングデジタル信号は、オリジナルのアナログ信号ＳＯＡをサンプリングしてアナログ・デジタル変換して得られ、本発明に係るデジタル信号処理で処理されるデジタル信号である。以下、サンプリングデジタル信号Ｓｓ１、Ｓｓ２，Ｓｓ３，Ｓｓ４，Ｓｓ５を「サンプリングデジタル信号Ｓｓ１～Ｓｓ５」と略記し、補間デジタル信号Ｓｉｃ１，Ｓｉｃ２，Ｓｉｃ３，Ｓｉｃ４を「補間デジタル信号Ｓｉｃ１～Ｓｉｃ４」と略記する場合がある。
（【００１１】以降は省略されています）

関連特許