特許ウォッチ

公開番号2025112550
公報種別公開特許公報(A)
公開日2025-08-01
出願番号2024006841
出願日2024-01-19
発明の名称集積回路装置及びモータードライバー
出願人セイコーエプソン株式会社
代理人個人,個人,個人,個人
主分類H03K 17/00 20060101AFI20250725BHJP(基本電子回路)
要約【課題】ブリッジ回路が発生するノイズの影響を低減すると共に、モーターを駆動する駆動電流と目標電流値との誤差を低減できる集積回路装置等を提供すること。
【解決手段】集積回路装置100は、第1ブリッジ回路151と、第1電流検出回路111と、制御回路120と、第1センス抵抗RS1の一端及び第1ブリッジ回路151に接続される第1端子TSAと、第1センス抵抗RS1の一端に接続される第2端子TSBと、第1配線LN1と、を含む。第1ブリッジ回路151は、制御回路120より第1辺HN1側に設けられる。第1電流検出回路111は、制御回路120より第2辺HN2側に設けられる。第1端子TSA及び第2端子TSBは、制御回路120より第1辺HN1側に設けられる。第1配線LN1は、第2端子TSBと第1電流検出回路111の入力ノードとを接続する。
【選択図】図3
特許請求の範囲【請求項１】
モーターを駆動する第１ブリッジ回路と、
第１センス抵抗に流れる第１電流を検出する第１電流検出回路と、
前記第１電流検出回路の検出結果に基づいて前記第１ブリッジ回路を制御する制御回路と、
前記第１センス抵抗の一端及び前記第１ブリッジ回路に接続される第１端子と、
前記第１センス抵抗の前記一端に接続される第２端子と、
第１配線と、
を含み、
前記第１ブリッジ回路は、前記制御回路より集積回路装置の第１辺側に設けられ、
前記第１電流検出回路は、前記第１辺の対辺を前記集積回路装置の第２辺としたとき、前記制御回路より前記第２辺側に設けられ、
前記第１端子及び前記第２端子は、前記制御回路より前記第１辺側に設けられ、
前記第１配線は、前記制御回路より前記第１辺側に設けられる前記第２端子と、前記制御回路より前記第２辺側に設けられる前記第１電流検出回路の入力ノードとを接続することを特徴とする集積回路装置。
続きを表示（約 1,300 文字）【請求項２】
請求項１に記載された集積回路装置において、
前記第１辺から前記第２辺に向かう方向を第１方向としたとき、
前記第１配線は、前記第１方向に沿って配線されることを特徴とする集積回路装置。
【請求項３】
請求項２に記載された集積回路装置において、
前記第１辺及び前記第２辺に交差する辺を前記集積回路装置の第３辺としたとき、
前記第１配線は、前記第１ブリッジ回路、前記制御回路、及び前記第１電流検出回路と、前記第３辺との間において、前記第１方向に沿って配線されることを特徴とする集積回路装置。
【請求項４】
請求項１に記載された集積回路装置において、
前記第１辺及び前記第２辺に交差する前記集積回路装置の第３辺に沿って設けられる複数のパッドを含み、
前記第１配線は、前記複数のパッドと前記第３辺との間に配線されることを特徴とする集積回路装置。
【請求項５】
請求項４に記載された集積回路装置において、
前記第１辺から前記第２辺に向かう方向を第１方向としたとき、
前記第１配線は、複数のパッドと前記第３辺との間において前記第１方向に沿って配線されることを特徴とする集積回路装置。
【請求項６】
請求項４に記載された集積回路装置において、
前記第１配線は、前記集積回路装置の最上層の金属層による配線であることを特徴とする集積回路装置。
【請求項７】
請求項６に記載された集積回路装置において、
前記第１辺から前記第２辺に向かう方向を第１方向としたとき、
前記複数のパッドの内側に、前記最上層の金属層によるグランド配線が前記第１方向に沿って配線され、
前記最上層の金属層による前記第１配線は、複数のパッドと前記第３辺との間において前記第１方向に沿って配線されることを特徴とする集積回路装置。
【請求項８】
請求項１に記載された集積回路装置において、
前記第１端子及び前記第２端子は、前記第１辺及び前記第２辺に交差する前記集積回路装置の第３辺と前記第１辺とが交わるコーナー部に、配置されることを特徴とする集積回路装置。
【請求項９】
請求項１乃至８のいずれか一項に記載された集積回路装置において、
前記第１電流検出回路は、
前記第１電流に対応した入力電圧を増幅する増幅回路を含むことを特徴とする集積回路装置。
【請求項１０】
請求項９に記載された集積回路装置において、
前記増幅回路は、
演算増幅器と、
一端が前記演算増幅器の第１入力端子に接続され、他端に前記入力電圧が入力される第１抵抗と、
一端が前記演算増幅器の前記第１入力端子に接続され、他端にグランド電圧又は基準電圧が入力される第２抵抗と、
一端が前記演算増幅器の第２入力端子に接続され、他端がグランドノードに接続される第３抵抗と、
一端が前記演算増幅器の前記第２入力端子に接続され、他端が前記演算増幅器の出力端子に接続される第４抵抗と、
を含むことを特徴とする集積回路装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、集積回路装置及びモータードライバー等に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１には、モーターを駆動する回路装置が開示されている。回路装置は、ブリッジ回路と第１の端子と第２の端子と第３の端子と差動増幅回路とを含む。第３の端子は、ブリッジ回路に含まれるローサイド側のトランジスターのソース側、及びセンス抵抗の一端に接続される。第１の端子は、センス抵抗の一端、及び差動増幅回路の第１の入力ノードに接続される。第２の端子は、センス抵抗の他端、及び差動増幅回路の第２の入力ノードに接続される。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－１３６２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の図６には、上記回路装置のレイアウト構成例が示されている。第２の辺側から第１の方向に、第１のブリッジ回路領域、ドライバー回路領域、アナログ回路領域、及びロジック回路領域の順に配置される。アナログ回路領域は、差動増幅回路を有する検出回路を含む。特許文献１では、アナログ回路領域がロジック回路領域よりもブリッジ回路に近いことで、ブリッジ回路が発生するノイズの影響を受けやすい。また、特許文献１は、アナログ回路領域とブリッジ回路を離して配置したときの回路、端子及び配線等のレイアウトについて開示も示唆もしていない。
【課題を解決するための手段】
【０００５】
本開示の一態様は、モーターを駆動する第１ブリッジ回路と、第１センス抵抗に流れる第１電流を検出する第１電流検出回路と、前記第１電流検出回路の検出結果に基づいて前記第１ブリッジ回路を制御する制御回路と、前記第１センス抵抗の一端及び前記第１ブリッジ回路に接続される第１端子と、前記第１センス抵抗の前記一端に接続される第２端子と、第１配線と、を含み、前記第１ブリッジ回路は、前記制御回路より集積回路装置の第１辺側に設けられ、前記第１電流検出回路は、前記第１辺の対辺を前記集積回路装置の第２辺としたとき、前記制御回路より前記第２辺側に設けられ、前記第１端子及び前記第２端子は、前記制御回路より前記第１辺側に設けられ、前記第１配線は、前記制御回路より前記第１辺側に設けられる前記第２端子と、前記制御回路より前記第２辺側に設けられる前記第１電流検出回路の入力ノードとを接続する集積回路装置に関係する。
【０００６】
また、本開示の他の態様は、上記の集積回路装置と、前記第１センス抵抗と、を含むモータードライバーに関係する。
【図面の簡単な説明】
【０００７】
集積回路装置の第１レイアウト構成例。
集積回路装置の第２レイアウト構成例。
集積回路装置の第３レイアウト構成例。
集積回路装置の回路構成例。
第１電流検出回路の詳細な回路構成例。
制御回路の詳細な回路構成例。
集積回路装置がステッピングモーターを駆動する場合の駆動手法を説明する図。
集積回路装置の第１詳細レイアウト構成例。
集積回路装置の第２詳細レイアウト構成例。
集積回路装置の第３詳細レイアウト構成例。
集積回路装置の第４詳細レイアウト構成例。
【発明を実施するための形態】
【０００８】
以下、本開示の好適な実施形態について詳細に説明する。なお、以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
【０００９】
例えば、以下では集積回路装置が２相のステッピングモーターを駆動する例を説明するが、集積回路装置がＤＣモーター等の１相のモーターを駆動してもよい。後者の集積回路装置は、以下に説明する集積回路装置の２相の回路及びレイアウトのうち、１相分のみの回路及びレイアウトを含んでもよい。
【００１０】
１．第１、第２レイアウト構成例
図１と図２を用いて、モータードライバーにおける課題を説明する。
（【００１１】以降は省略されています）

関連特許