特許ウォッチ

公開番号2025108841
公報種別公開特許公報(A)
公開日2025-07-24
出願番号2024002283
出願日2024-01-11
発明の名称表示装置
出願人株式会社ジャパンディスプレイ
代理人弁理士法人酒井国際特許事務所
主分類G09G 3/20 20060101AFI20250716BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】ゲート線の並び方向に隣接する副画素の色が異なる画素構成において、隣接する複数のゲート線の組を同時に駆動できる表示装置を提供する。
【解決手段】表示装置は、第1方向及び交差する第2方向に並ぶ複数の画素Pixと、第1方向に延伸し第2方向に並ぶ複数のゲート線SCLと、第2方向に延伸し第1方向に並ぶ複数の信号線DTLと、信号線DTLとゲート線SCLを介して画素Pixを駆動する駆動回路40とを備え、第1方向の一方端から他方端に向けて1列目からm列目まで昇順に並ぶ画素Pixの総数をM、第2方向の一方端から他方端に向けて1行目からn行目まで昇順に並ぶ画素Pixの総数をNとしたとき、ゲート線SCLの総数はN、信号線DTLの総数はM+1で、n本目のゲート線SCLは各列のn行に並ぶ画素Pixに接続され、m本目の信号線DTLは奇数行のm-1列に並ぶ画素Pix及び偶数行のm列に並ぶ画素Pixに接続される。
【選択図】図1
特許請求の範囲【請求項１】
表示領域の第１方向及び当該第１方向に交差する第２方向にマトリクス状に並ぶ複数の画素と、
前記第１方向に延伸し、前記第２方向に並ぶ複数のゲート線と、
前記第２方向に延伸し、前記第１方向に並ぶ複数の信号線と、
前記信号線を介して前記画素に画素信号を供給し、前記ゲート線を介して前記画素を駆動する駆動回路と、
を備え、
前記第１方向の一方端から他方端に向けて１列目からｍ列目（ｍは、自然数）まで昇順に並ぶ画素の総数をＭ、前記第２方向の一方端から他方端に向けて１行目からｎ行目（ｎは、自然数）まで昇順に並ぶ画素の総数をＮとしたとき、
前記ゲート線の総数はＮ、前記信号線の総数はＭ＋１であり、
ｎ本目のゲート線は、各列のｎ行目に並ぶ画素に接続され、
ｍ本目の信号線は、奇数行のｍ－１列目に並ぶ画素、及び、偶数行のｍ列目に並ぶ画素に接続されている、
表示装置。
続きを表示（約 640 文字）【請求項２】
ｎ行ｍ列の画素とｎ行ｍ＋１列の画素とがそれぞれ異なる色を表示し、
ｎ行ｍ列の画素とｎ＋１行ｍ列の画素とがそれぞれ異なる色を表示し、
ｎ行ｍ列の画素とｎ＋１行ｍ＋１列の画素とが同一色を表示する、
請求項１に記載の表示装置。
【請求項３】
複数の前記画素は、
第１色を表示する第１画素と、
前記第１色とは異なる第２色を表示する第２画素と、
前記第１色及び前記第２色とは異なる第３色を表示する第３画素と、
を含む、
請求項２に記載の表示装置。
【請求項４】
前記第１方向の昇順に、前記第１画素、前記第２画素、前記第３画素の順に並び、
前記第２方向の降順に、前記第１画素、前記第２画素、前記第３画素の順に並ぶ、
請求項３に記載の表示装置。
【請求項５】
前記第１色は赤色であり、
前記第２色は緑色であり、
前記第３色は青色である、
請求項４に記載の表示装置。
【請求項６】
前記駆動回路は、
前記第２方向の昇順に並ぶ画素を順次駆動する、
請求項１から５の何れか一項に記載の表示装置。
【請求項７】
前記駆動回路は、
前記第２方向の昇順に隣接して並ぶ奇数行の画素と偶数行の画素とを同時に駆動する、
請求項１から５の何れか一項に記載の表示装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、表示装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
近年、例えばＶＲ（Virtual Reality）やＡＲ（Augmented Reality）、ＭＲ（Mixed Reality）等、表示映像をレンズで拡大表示する構成において、表示パネルの更なる高精細化が求められている。従来、このような高精細パネルで高フレームレートを実現する構成として、隣接する複数のゲート線の組を同時に駆動することができる表示装置が開示されている（例えば、特許文献１）。
【０００３】
一方、一般的な正方形状のＲＧＢストライプ配列の画素構成では、Ｒ、Ｇ、Ｂの各副画素の並び方向の幅が狭くなり、開口面積の確保が困難となる。このため、ＲＧＢストライプ配列の画素構成と同じ画素面積で、Ｒ、Ｇ、Ｂの各副画素の開口面積を確保し易い画素構成が開示されている（例えば、特許文献２）。特許文献２に記載された画素配列では、ＲＧＢストライプ配列の画素構成に対して高精細化が可能とされる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１０－２７１３６６号公報
国際公開第２０２１／２００６５０号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献２に記載された画素配列では、ゲート線の並び方向に隣接する副画素の色が異なっている。また、異なる色の副画素に共通の信号線が接続される。このような画素構成の表示装置では、隣接する複数のゲート線の組を同時に駆動する構成とすることができない。
【０００６】
本発明は、ゲート線の並び方向に隣接する副画素の色が異なる画素構成において、隣接する複数のゲート線の組を同時に駆動することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様に係る表示装置は、表示領域の第１方向及び当該第１方向に交差する第２方向にマトリクス状に並ぶ複数の画素と、前記第１方向に延伸し、前記第２方向に並ぶ複数のゲート線と、前記第２方向に延伸し、前記第１方向に並ぶ複数の信号線と、前記信号線を介して前記画素に画素信号を供給し、前記ゲート線を介して前記画素を駆動する駆動回路と、を備え、前記第１方向の一方端から他方端に向けて１列目からｍ列目（ｍは、自然数）まで昇順に並ぶ画素の総数をＭ、前記第２方向の一方端から他方端に向けて１行目からｎ行目（ｎは、自然数）まで昇順に並ぶ画素の総数をＮとしたとき、前記ゲート線の総数はＮ、前記信号線の総数はＭ＋１であり、ｎ本目のゲート線は、各列のｎ行目に並ぶ画素に接続され、ｍ本目の信号線は、奇数行のｍ－１列目に並ぶ画素、及び、偶数行のｍ列目に並ぶ画素に接続されている。
【図面の簡単な説明】
【０００８】
図１は、実施形態に係る表示装置の概略構成の一例を示す図である。
図２は、表示領域における画素構成の一例を示す図である。
図３は、表示装置の概略断面構造を表す断面図である。
図４は、ゲートドライバの構成例を示すブロック図である。
図５は、シフトレジスタ回路の回路構成の一例を示す回路図である。
図６は、ゲート線駆動回路の回路構成の一例を示す回路図である。
図７は、実施形態に係る表示装置の第１駆動例を示すタイミングチャートである。
図８は、実施形態に係る表示装置の第２駆動例を示すタイミングチャートである。
図９は、比較例に係る表示装置の概略構成の一例を示す図である。
【発明を実施するための形態】
【０００９】
発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１０】
図１は、実施形態に係る表示装置の概略構成の一例を示す図である。図２は、表示領域における画素構成の一例を示す図である。
（【００１１】以降は省略されています）

関連特許