特許ウォッチ

公開番号2025088506
公報種別公開特許公報(A)
公開日2025-06-11
出願番号2023203247
出願日2023-11-30
発明の名称光電変換装置及び信号処理装置
出願人キヤノン株式会社
代理人個人,個人,個人,個人
主分類H04N 25/60 20230101AFI20250604BHJP(電気通信技術)
要約【課題】ノイズが低減された光電変換装置を提供する。
【解決手段】画素アレイと、画素制御部と、黒レベル補正に用いられる補正値を生成する補正値生成部と、を有し、前記画素アレイは、光電変換により入射光に応じた信号を出力する有効画素領域と、前記黒レベル補正における補正信号を出力する補正信号取得領域とを含み、前記補正信号取得領域は、前記有効画素領域の各行に対応するように配されており、前記画素制御部は、1つの行制御期間内に並行して2以上の行の画素の制御を行うよう構成され、かつ、1つのフレーム期間内に並行して制御される制御行数を変更可能であり、前記補正値生成部は、前記制御行数が変化するタイミングを含む所定数の行制御期間内に第1補正係数により前記補正値を生成し、他の行制御期間に第2補正係数により前記補正値を生成する。
【選択図】図9
特許請求の範囲【請求項１】
複数の行をなすように配された複数の画素を含む画素アレイと、
前記複数の画素を行ごとに制御する画素制御部と、
前記画素アレイから出力された信号の黒レベル補正に用いられる補正値を生成する補正値生成部と、
を有し、
前記画素アレイは、光電変換により入射光に応じた信号を出力する有効画素領域と、前記黒レベル補正における補正信号を出力する補正信号取得領域とを含み、
前記補正信号取得領域は、前記有効画素領域の各行に対応するように配されており、
前記画素制御部は、１つの行制御期間内に並行して２以上の行の画素の制御を行うよう構成され、かつ、１つのフレーム期間内に並行して制御される制御行数を変更可能であり、
前記補正値生成部は、前記制御行数が変化するタイミングを含む所定数の行制御期間内に第１補正係数により前記補正値を生成し、他の行制御期間に第２補正係数により前記補正値を生成する
ことを特徴とする光電変換装置。
続きを表示（約 850 文字）【請求項２】
前記画素制御部は、前記画素における電荷蓄積のリセット状態を解除する第１制御を行う
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記画素制御部は、前記画素に蓄積された電荷に基づく信号を出力させる第２制御を行う
ことを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記画素制御部は、複数の前記第２制御を並行して行い、
前記制御行数が変化するタイミングにおいて、前記複数の前記第２制御が重複する
ことを特徴とする請求項３に記載の光電変換装置。
【請求項５】
前記制御行数は、複数の前記第２制御が並行して行われる行数の合計である
ことを特徴とする請求項４に記載の光電変換装置。
【請求項６】
前記画素制御部は、前記画素における電荷蓄積のリセット状態を解除する第１制御と、前記画素に蓄積された電荷に基づく信号を出力させる第２制御とを行い、
前記制御行数が変化するタイミングにおいて、前記第１制御と前記第２制御が重複する
ことを特徴とする請求項１に記載の光電変換装置。
【請求項７】
前記制御行数は、前記第１制御と前記第２制御とが並行して行われる行数の合計である
ことを特徴とする請求項６に記載の光電変換装置。
【請求項８】
前記第１制御のタイミングと前記第２制御のタイミングは、互いに異なる同期信号により制御される
ことを特徴とする請求項６に記載の光電変換装置。
【請求項９】
前記互いに異なる同期信号は、互いに異なる周期を有する
ことを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記複数の画素の各々は、第１光電変換素子及び第２光電変換素子を含む
ことを特徴とする請求項１に記載の光電変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、光電変換装置及び信号処理装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
特許文献１には、行列状に配された複数の画素を備えた固体撮像装置が開示されている。特許文献１の固体撮像装置においては、複数の画素に対して行ごとに制御が行われる。特許文献１においては、各行の画素に対してリセット動作と読み出し動作の制御が行われており、複数の行の制御が並行して行われることもある。
【先行技術文献】
【特許文献】
【０００３】
特開２００５－２６９０９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のように複数の行の制御が並行して行われる場合において、並行して制御される行の数が変化すると、電源等の電位に変動が生じ得る。この電位変動により、画像に帯状のノイズが現れる場合がある。
【０００５】
本発明は、ノイズが低減された光電変換装置及び信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書の一開示によれば、複数の行をなすように配された複数の画素を含む画素アレイと、前記複数の画素を行ごとに制御する画素制御部と、前記画素アレイから出力された信号の黒レベル補正に用いられる補正値を生成する補正値生成部と、を有し、前記画素アレイは、光電変換により入射光に応じた信号を出力する有効画素領域と、前記黒レベル補正における補正信号を出力する補正信号取得領域とを含み、前記補正信号取得領域は、前記有効画素領域の各行に対応するように配されており、前記画素制御部は、１つの行制御期間内に並行して２以上の行の画素の制御を行うよう構成され、かつ、１つのフレーム期間内に並行して制御される制御行数を変更可能であり、前記補正値生成部は、前記制御行数が変化するタイミングを含む所定数の行制御期間内に第１補正係数により前記補正値を生成し、他の行制御期間に第２補正係数により前記補正値を生成することを特徴とする光電変換装置が提供される。
【０００７】
本明細書の一開示によれば、複数の行をなすように配された複数の画素を含む画素アレイと、前記複数の画素を行ごとに制御する画素制御部と、を有し、前記画素アレイは、光電変換により入射光に応じた信号を出力する有効画素領域と、黒レベル補正における補正信号を出力する補正信号取得領域とを含み、前記補正信号取得領域は、前記有効画素領域の各行に対応するように配されており、前記画素制御部は、１つの行制御期間内に並行して２以上の行の画素の制御を行うよう構成され、かつ、１つのフレーム期間内に並行して制御される制御行数を変更可能である光電変換装置から出力される信号を処理する信号処理装置であって、補正値を生成する補正値生成部と、前記補正値に基づいて前記画素アレイから出力された信号の前記黒レベル補正を行う補正部と、を有し、前記補正値生成部は、前記制御行数が変化するタイミングを含む所定数の行制御期間内に第１補正係数により前記補正値を生成し、他の行制御期間に第２補正係数により前記補正値を生成することを特徴とする信号処理装置が提供される。
【発明の効果】
【０００８】
本発明によれば、ノイズが低減された光電変換装置及び信号処理装置が提供される。
【図面の簡単な説明】
【０００９】
第１実施形態に係る光電変換装置の構成例を示すブロック図である。
第１実施形態に係る光電変換装置の構成例を示す斜視図である。
第１実施形態に係る画素アレイの構成例を示す模式図である。
第１実施形態に係る画素の構成例を示す回路図である。
第１実施形態に係る垂直走査部と画素アレイの接続関係を示す概略図である。
第１実施形態に係る画素アレイと読出回路部の接続関係を示す概略図である。
第１実施形態に係る光電変換装置の動作例を示すタイミングチャートである。
第１実施形態に係る信号処理部のブロック図である。
第１実施形態に係る補正値生成部のブロック図である。
第１実施形態に係る黒レベル補正方法を示すフローチャートである。
第２実施形態に係る光電変換装置の動作例を示すタイミングチャートである。
第３実施形態に係る光電変換装置の動作例を示すタイミングチャートである。
第４実施形態に係る画素の構成例を示す回路図である。
第４実施形態に係る光電変換装置の動作例を示すタイミングチャートである。
第５実施形態に係る光電変換装置の動作例を示すタイミングチャートである。
第６実施形態に係る撮像システムの構成例を示す図である。
第７実施形態に係る機器の概略構成を示すブロック図である。
第８実施形態に係る機器の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。
（【００１１】以降は省略されています）

関連特許