特許ウォッチ

公開番号2025016372
公報種別公開特許公報(A)
公開日2025-01-31
出願番号2024114687
出願日2024-07-18
発明の名称半導体素子及びこれを含むデータ格納システム
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10B 43/40 20230101AFI20250124BHJP()
要約【課題】製造工程が容易、かつ、電気的特性及び信頼性が向上した半導体装置及びデータ格納システムを提供する。
【解決手段】半導体装置100は、基板201、基板上の回路素子221及び素子分離領域209と垂直に重なるキャパシタ構造物200を含む第1半導体構造物S1と、第1半導体構造物上に配置されるプレート層101の上面に垂直なZ方向に沿って互いに離隔して順次積層されるゲート電極130、ゲート電極を介してZ方向に沿って延長するチャネル構造物CHを含む第2半導体構造物S2と、を含み、キャパシタ構造物は、Z方向に延長し、Z方向に沿って積層された第1キャパシタ電極を含む第1電極構造物及びZ方向に沿って積層された第2キャパシタ電極を含む第2電極構造物を含み、1電極構造物及び第2電極構造物は、基板の上面と平行なX方向で互いに離隔して交互に配列され、Z方向及びX方向と垂直なY方向に延長し、プレートの形態を有する。
【選択図】図4
特許請求の範囲【請求項１】
基板、前記基板内の活性領域、前記基板上の回路素子、前記活性領域を定義する素子分離領域、前記回路素子の両側で前記活性領域内に配置された不純物領域、前記回路素子と電気的に連結された回路配線構造物、及び前記素子分離領域上に配置され、前記素子分離領域と垂直に重なるキャパシタ構造物を含む第１半導体構造物と、
前記第１半導体構造物上に配置されたプレート層、前記プレート層上において、前記プレート層の上面に垂直な第１方向に沿って互いに離隔して積層され、順次積層されたゲート電極、前記ゲート電極を介して前記第１方向に沿って延長されたチャネル構造物、及び前記チャネル構造物と電気的に連結された上部配線構造物を含む第２半導体構造物と、を含み、
前記キャパシタ構造物は、
前記第１方向に延長され、前記第１方向に沿って積層された第１キャパシタ電極を含む第１電極構造物、前記第１方向に沿って積層された第２キャパシタ電極を含む第２電極構造物、及び前記第１電極構造物と前記第２電極構造物の間に配置された第１絶縁構造物を含み、
前記第１キャパシタ電極及び前記第２キャパシタ電極は、前記基板の上面と平行な第２方向に互いに離隔して交互に配列され、前記第１方向及び前記第２方向と垂直な第３方向に延長され、
前記第１キャパシタ電極及び前記第２キャパシタ電極は、プレートの形態を有することを特徴とする半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１電極構造物及び前記第２電極構造物のそれぞれは、前記第１方向に沿って積層された第１キャパシタ電極及び第２キャパシタ電極を含み、
前記第１キャパシタ電極及び前記第２キャパシタ電極のうちの少なくとも一部は、前記素子分離領域の少なくとも一部内に延長されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１半導体構造物は、前記素子分離領域内において、前記基板の表面に沿って前記基板の表面のうちの一部上に配置されたストッパ層をさらに含み、
前記第１キャパシタ電極及び前記第２キャパシタ電極のうちの少なくとも一部は、前記ストッパ層と接触することを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ストッパ層は、絶縁物質を含み、
前記ストッパ層と前記第１絶縁構造物は、異なる物質を含むことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１キャパシタ電極は、金属物質を含み、前記第２キャパシタ電極は、半導体物質を含むことを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記第１電極構造物及び前記第２電極構造物のそれぞれの最下部は、前記回路配線構造物の最下部よりも低いレベルに位置することを特徴とする請求項２に記載の半導体装置。
【請求項７】
前記第１半導体構造物は、前記第２方向及び前記第３方向において、互いに離隔して配置され、前記キャパシタ構造物と垂直に重なる領域に配置されたダミーパターンをさらに含むことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記素子分離領域内において、前記基板の表面及び前記ダミーパターンの表面に沿って前記基板の表面及び前記ダミーパターンの表面のうちの一部上に配置されたストッパ層をさらに含むことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記素子分離領域は、前記ダミーパターンの間に配置され、
前記第１電極構造物及び前記第２電極構造物のうちの少なくとも一部は、前記ダミーパターンと垂直に重なることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記素子分離領域と垂直に重なる前記第１電極構造物及び前記第２電極構造物のうちの少なくとも一部は、前記素子分離領域の少なくとも一部内に延長されていることを特徴とする請求項７に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びこれを含むデータ格納システムに関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
データ格納を必要とするデータ格納システムにおいて、大容量のデータを格納できる半導体装置が求められている。これに伴い、半導体装置のデータ格納容量を増加させる方案が研究されている。例えば、半導体装置のデータ格納容量を増加させるための方法の一つとして、二次元的に配列されたメモリセルの代わりに三次元的に配列されたメモリセルを含む半導体装置が提案されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、製造工程が容易であり、電気的特性及び信頼性が向上した半導体装置を提供することにある。
また、本発明の目的は、製造工程が容易であり、電気的特性及び信頼性が向上した半導体装置を含むデータ格納システムを提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するためになされた本発明の一態様による半導体装置は、基板、上記基板内の活性領域、上記基板上の回路素子、上記活性領域を定義する素子分離領域、上記回路素子の両側で上記活性領域内に配置された不純物領域、上記回路素子と電気的に連結された回路配線構造物、及び上記素子分離領域上に配置され、上記素子分離領域と垂直に重なるキャパシタ構造物を含む第１半導体構造物と、上記第１半導体構造物上に配置されたプレート層、上記プレート層上において、上記プレート層の上面に垂直な第１方向に沿って互いに離隔して積層され、順次積層されたゲート電極、上記ゲート電極を介して上記第１方向に沿って延長されたチャネル構造物、及び上記チャネル構造物と電気的に連結された上部配線構造物を含む第２半導体構造物と、を含み、上記キャパシタ構造物は、上記第１方向に延長され、上記第１方向に沿って積層された第１キャパシタ電極を含む第１電極構造物、上記第１方向に沿って積層された第２キャパシタ電極を含む第２電極構造物、及び上記第１電極構造物と上記第２電極構造物の間に配置された第１絶縁構造物を含み、上記第１キャパシタ電極及び上記第２キャパシタ電極は、上記基板の上面と平行な第２方向に互いに離隔して交互に配列され、上記第１方向及び上記第２方向と垂直な第３方向に延長され、上記第１キャパシタ電極及び上記第２キャパシタ電極は、プレートの形態を有することができる。
【０００５】
上記目的を達成するためになされた本発明の他の態様による半導体装置は、活性領域を含む基板と、上記活性領域上の回路素子と、上記活性領域を定義する素子分離領域と、上記回路素子の両側で上記活性領域内に配置された不純物領域と、上記素子分離領域上に配置され、上記素子分離領域と垂直に重なり、上記基板の上面に垂直な第１方向に延長された第１電極構造物と、上記素子分離領域上に配置され、上記素子分離領域と垂直に重なり、上記第１方向と垂直な第２方向で上記第１電極構造物から離隔された第２電極構造物と、上記第１電極構造物と上記第２電極構造物の間に配置された絶縁構造物と、を含み、上記第１電極構造物及び上記第２電極構造物のそれぞれは、上記第１方向及び上記第２方向と垂直な第３方向に延長され、プレートの形態を有することができる。
【０００６】
上記目的を達成するためになされた本発明の一態様によるデータ格納システムは、基板、上記基板内の活性領域、上記基板上の回路素子、上記活性領域を定義する素子分離領域、上記回路素子と電気的に連結された配線構造物、及び上記素子分離領域上に配置され、上記素子分離領域と垂直に重なるキャパシタ構造物、メモリセル、及び入出力パッドを含む半導体格納装置と、上記入出力パッドを介して上記半導体格納装置と電気的に連結され、上記半導体格納装置を制御するコントローラと、を含み、上記キャパシタ構造物は、上記基板の上面に垂直な第１方向に延長され、上記第１方向に沿って積層された第１キャパシタ電極を含む第１電極構造物、上記第１方向に沿って積層された第２キャパシタ電極を含む第２電極構造物、及び上記第１電極構造物と上記第２電極構造物の間に配置された第１絶縁構造物を含み、上記第１キャパシタ電極及び上記第２キャパシタ電極は、上記基板の上面と平行な第２方向に互いに離隔して交互に配列され、上記第１方向及び上記第２方向と垂直な第３方向に延長され、上記第１キャパシタ電極及び上記第２キャパシタ電極は、プレートの形態を有することができる。
【発明の効果】
【０００７】
本発明によれば、素子分離領域上に配置され、素子分離領域と垂直に重なるキャパシタ構造物を提供することにより、電気的特性及び信頼性が向上した半導体装置及びこれを含むデータ格納システムを提供することができる。
【０００８】
本発明の多様かつ有益な長所及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解される。
【図面の簡単な説明】
【０００９】
例示的な実施形態による半導体装置の概略的なブロック図である。
例示的な実施形態による半導体装置の電圧発生器に含まれるチャージポンプ回路を示す回路図である。
例示的な実施形態による半導体装置の概略的な斜視図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の部分拡大断面図であって、キャパシタ構造物の概略的な断面図である。
例示的な実施形態による半導体装置のキャパシタ構造物の平面図である。
例示的な実施形態による半導体装置のキャパシタ構造物を示す斜視図である。
例示的な実施形態による半導体装置の部分拡大断面図であって、キャパシタ構造物の概略的な断面図である。
例示的な実施形態による半導体装置の部分拡大断面図であって、キャパシタ構造物の概略的な断面図である。
例示的な実施形態による半導体装置の部分拡大断面図であって、キャパシタ構造物の概略的な断面図である。
例示的な実施形態による半導体装置の部分拡大断面図であって、キャパシタ構造物の概略的な断面図である。
例示的な実施形態による半導体装置のキャパシタ構造物の平面図である。
例示的な実施形態による半導体装置の部分拡大断面図であって、キャパシタ構造物の概略的な断面図である。
例示的な実施形態による半導体装置の部分拡大断面図であって、キャパシタ構造物の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置を含むデータ格納システムに関する図である。
例示的な実施形態による半導体装置を含むデータ格納システムに関する斜視図である。
例示的な実施形態による半導体パッケージに関する断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の好適な実施形態について説明する。以下において、「上」、「上部」、「上面」、「の上」、「下」、「下部」、「下面」、「の下」、「側面」などの用語は、図面符号で表記されて別途に指し示す場合を除いて、図面を基準として指し示すものと理解される。
（【００１１】以降は省略されています）

関連特許