TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025012278
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2023115003
出願日2023-07-13
発明の名称遊技機
出願人株式会社平和
代理人弁理士法人青海国際特許事務所
主分類A63F 7/02 20060101AFI20250117BHJP(スポーツ;ゲーム;娯楽)
要約【課題】遊技を適切に進行する。
【解決手段】本発明の遊技機は、遊技の進行に用いられる所定の基板において、CPUと、CPUに用いられるプログラムが格納されたROMと、プログラムにより更新される変数を保持するRAMと、を備える遊技機であって、CPUは、ROMからプログラムを読み出し、プログラムにおける所定のメインプログラムを実行し、メインプログラムにおいて、所定のサブルーチンを呼び出し、サブルーチンにおいて、絶対アドレス間の相対距離を示す相対アドレスを読み出し、所定の条件を満たすか否か判定し、判定の結果および相対アドレスに基づいて、メインプログラムにおける複数の絶対アドレスから1の絶対アドレスを特定し、特定した絶対アドレスに戻る。
【選択図】図105
特許請求の範囲【請求項1】
遊技の進行に用いられる所定の基板において、CPUと、前記CPUに用いられるプログラムが格納されたROMと、前記プログラムにより更新される変数を保持するRAMと、を備える遊技機であって、
前記CPUは、
前記ROMから前記プログラムを読み出し、
前記プログラムにおける所定のメインプログラムを実行し、
前記メインプログラムにおいて、所定のサブルーチンを呼び出し、
前記サブルーチンにおいて、
絶対アドレス間の相対距離を示す相対アドレスを読み出し、
所定の条件を満たすか否か判定し、
前記判定の結果および前記相対アドレスに基づいて、前記メインプログラムにおける複数の絶対アドレスから1の絶対アドレスを特定し、
特定した前記絶対アドレスに戻る遊技機。
続きを表示(約 66 文字)【請求項2】
前記相対アドレスは、前記メインプログラムにおいて疑似命令として記述されている請求項1に記載の遊技機。

発明の詳細な説明【技術分野】
【0001】
本発明は、遊技者に遊技上の利益を付与するか否かを抽選により決定する遊技機に関する。
続きを表示(約 5,600 文字)【背景技術】
【0002】
一般に、遊技機(パチンコ機)では、遊技者のハンドル操作により遊技盤内の遊技領域に向かって遊技球が発射され、遊技領域を流下した遊技球が始動口に入球したことを条件に特別図柄に係る抽選が実行される。そして、特別図柄表示器において、特別図柄が変動表示され、さらに、抽選によって決定された特別図柄が停止表示されることで遊技者に抽選結果が報知される。
【0003】
このとき、特別図柄表示器に大当たりであることを示す特定の特別図柄が停止表示されると、通常の遊技に比べて遊技者に有利な大役遊技が開始される。この大役遊技では、アタッカー装置が所定回数開閉し、大入賞口への遊技球の入球が可能となるので、遊技者は多くの賞球の払出を受けることが可能となる。
【0004】
このような遊技機では、遊技性を高めるため、メモリにおける有限な記憶領域を有効利用することが望まれる。例えば、データセットテーブルの制御情報に管理値を対応付け、メモリを効果的に使用する技術が知られている(例えば、特許文献1)。
【先行技術文献】
【特許文献】
【0005】
特開2016-214339号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
遊技機では、遊技の進行を制御する遊技制御処理に係るプログラムを、主制御基板のROMにおける使用領域(制御領域4.5kbyte+データ領域3.0kbyte)に配置しなければならない。しかし、遊技の多様性に応じた遊技情報の複雑化により、使用領域の特に制御領域が圧迫されるおそれがある。
【0007】
本発明は、このような課題に鑑み、制御領域の容量を確保することが可能な遊技機を提供することを目的としている。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明の遊技機は、遊技の進行に用いられる所定の基板において、CPUと、前記CPUに用いられるプログラムが格納されたROMと、前記プログラムにより更新される変数を保持するRAMと、を備える遊技機であって、前記CPUは、前記ROMから前記プログラムを読み出し、前記プログラムにおける所定のメインプログラムを実行し、前記メインプログラムにおいて、所定のサブルーチンを呼び出し、前記サブルーチンにおいて、絶対アドレス間の相対距離を示す相対アドレスを読み出し、所定の条件を満たすか否か判定し、前記判定の結果および前記相対アドレスに基づいて、前記メインプログラムにおける複数の絶対アドレスから1の絶対アドレスを特定し、特定した前記絶対アドレスに戻る。
前記相対アドレスは、前記メインプログラムにおいて疑似命令として記述されているとしてもよい。
【発明の効果】
【0009】
本発明によれば、制御領域の容量を確保することが可能となる。
【図面の簡単な説明】
【0010】
同時回し参考例に係る扉が開放された状態を示す遊技機の斜視図である。
同時回し参考例に係る遊技機の正面図である。
同時回し参考例に係る第2大入賞口を説明する図である。
同時回し参考例に係る遊技の進行を制御する制御手段の内部構成を示すブロック図である。
同時回し参考例に係るメインCPUが用いるメモリ領域のアドレスマップである。
同時回し参考例に係る低確時大当たり決定乱数判定テーブルを説明する図である。
同時回し参考例に係る高確時大当たり決定乱数判定テーブルを説明する図である。
同時回し参考例に係る当たり図柄乱数判定テーブルおよび小当たり図柄乱数判定テーブルを説明する図である。
同時回し参考例に係るリーチグループ決定乱数判定テーブルを説明する図である。
同時回し参考例に係るリーチモード決定乱数判定テーブルを説明する図である。
同時回し参考例に係る変動パターン乱数判定テーブルを説明する図である。
同時回し参考例に係る変動時間決定テーブルを説明する図である。
同時回し参考例に係る遊技状態および変動時間を説明する図である。
同時回し参考例に係る特別電動役物作動ラムセットテーブルを説明する第1の図である。
同時回し参考例に係る特別電動役物作動ラムセットテーブルを説明する第2の図である。
同時回し参考例に係る遊技状態設定テーブルを説明する図である。
同時回し参考例に係る当たり決定乱数判定テーブルを説明する図である。
(a)は同時回し参考例に係る普通図柄変動時間データテーブルを説明する図であり、(b)は同時回し参考例に係る開閉制御パターンテーブルを説明する図である。
同時回し参考例に係る本来の遊技性に則った遊技状態の遷移を説明する図である。
同時回し参考例に係る適切に遊技が行われなかった場合の遊技状態の遷移を説明する図である。
同時回し参考例に係る遊技機状態フラグを説明する図である。
同時回し参考例に係る主制御基板におけるCPU初期化処理を説明する第1のフローチャートである。
同時回し参考例に係る主制御基板におけるCPU初期化処理を説明する第2のフローチャートである。
同時回し参考例に係る主制御基板におけるサブコマンド群セット処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における電源断時退避処理を説明するフローチャートである。
同時回し参考例に係る主制御基板におけるタイマ割込み処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における設定関連処理を説明するフローチャートである。
同時回し参考例に係る主制御基板におけるスイッチ管理処理を説明するフローチャートである。
同時回し参考例に係る主制御基板におけるゲート通過処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における第1始動口通過処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における第2始動口通過処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における特別図柄乱数取得処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における取得時演出判定処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における大入賞口通過処理を説明するフローチャートである。
同時回し参考例に係る特別遊技管理フェーズおよび特別電動役物遊技管理フェーズを説明する図である。
同時回し参考例に係る主制御基板における特別遊技管理処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における特別図柄変動待ち処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における特別図柄当たり判定処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における特別図柄変動番号決定処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における回数切り管理処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における特別図柄変動中処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における図柄強制停止処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における特別図柄停止図柄表示処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における特別電動役物遊技管理処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における大入賞口開放前処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における大入賞口開閉切替処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における大入賞口開放制御処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における大入賞口閉鎖有効処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における大入賞口終了ウェイト処理を説明するフローチャートである。
同時回し参考例に係る普通遊技管理フェーズを説明する図である。
同時回し参考例に係る主制御基板における普通遊技管理処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における普通図柄変動待ち処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における普通図柄変動中処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における普通図柄停止図柄表示処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における普通電動役物入賞口開放前処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における普通電動役物入賞口開閉切替処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における普通電動役物入賞口開放制御処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における普通電動役物入賞口閉鎖有効処理を説明するフローチャートである。
同時回し参考例に係る主制御基板における普通電動役物入賞口終了ウェイト処理を説明するフローチャートである。
演出参考例に係るリーチなし変動パターンの変動演出の一例を説明する図である。
演出参考例に係るノーマルリーチ変動パターンの変動演出の一例を説明する図である。
演出参考例に係るハズレ時の発展リーチ変動パターンの変動演出の一例を説明する図である。
演出参考例に係る大当たり時の発展リーチ変動パターンの変動演出の一例を説明する図である。
演出参考例に係るリーチ発展演出が2回実行される場合の変動演出の一例を説明する図である。
演出参考例に係る擬似連続リーチ変動パターンの変動演出の一例を説明する図である。
演出参考例に係る変動演出決定テーブルを説明する図である。
演出参考例に係る保留表示演出の一例を説明する図である。
(a)は演出参考例に係る最終保留表示パターン決定テーブルを説明する図であり、(b)は演出参考例に係る1つ前保留表示パターン決定テーブルを説明する図である。
演出参考例に係る副制御基板におけるサブCPU初期化処理を説明するフローチャートである。
演出参考例に係る副制御基板におけるサブタイマ割込み処理を説明するフローチャートである。
演出参考例に係る副制御基板における先読み指定コマンド受信処理を説明するフローチャートである。
演出参考例に係る副制御基板における変動コマンド受信処理を説明するフローチャートである。
スロットマシンの概略的な機械的構成を説明するための外観図である。
スロットマシンの概略的な機械的構成を説明するための前面扉を開いた状態での外観図である。
リールの図柄配列および有効ラインを説明する図である。
スロットマシンの概略的な電気的構成を示したブロック図である。
当選役を説明するための説明図である。
当選種別抽選テーブルを示す図である。
当選種別抽選テーブルを示す図である。
遊技状態の遷移を説明するための説明図である。
演出状態の遷移を説明するための説明図である。
主制御基板におけるCPU初期化処理を説明するフローチャートである。
主制御基板におけるコールドスタート処理を説明するフローチャートである。
主制御基板におけるエラー停止処理を説明するフローチャートである。
主制御基板における設定値切り替え処理を説明するフローチャートである。
主制御基板における初期化スタート処理を説明するフローチャートである。
主制御基板における状態復帰処理を説明するフローチャートである。
主制御基板における遊技開始処理を説明するフローチャートである。
主制御基板における遊技メダル投入処理を説明するフローチャートである。
主制御基板における内部抽選処理を説明するフローチャートである。
主制御基板における図柄コード設定処理を説明するフローチャートである。
主制御基板における回胴回転中処理を説明するフローチャートである。
主制御基板における回胴停止処理を説明するフローチャートである。
主制御基板における表示判定処理を説明するフローチャートである。
主制御基板における払出処理を説明するフローチャートである。
主制御基板における遊技移行処理を説明するフローチャートである。
主制御基板における電源断時退避処理を説明するフローチャートである。
主制御基板におけるタイマ割込み処理を説明するフローチャートである。
メインCPU周辺の電気的な接続を説明するための図である。
CPUコアの内部構成を示したブロック図である。
【発明を実施するための形態】
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

株式会社平和
遊技機
3日前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
23日前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
1か月前
株式会社平和
遊技機
23日前
株式会社平和
遊技機
3日前
株式会社平和
遊技機
23日前
株式会社平和
遊技機
3日前
株式会社平和
遊技機
3日前
株式会社平和
遊技機
3日前
株式会社平和
遊技機
3日前
株式会社平和
遊技機
3日前
株式会社平和
遊技機
9日前
株式会社平和
遊技機
9日前
株式会社平和
遊技機
9日前
株式会社平和
遊技機
9日前
続きを見る